論理タイマの英語

各タイマーはその動作が抑止されていないときいずれかの割り込み入力信号の立ち上がりまたは立ち下がりエッジにより起動され前記論理和手段に割り込み信号を出力するとともに、当該タイマーに設定された満了時間が経過するまで他のタイマーの動作を抑止する。例文帳に追加

Each timer is started by the rising or falling edge of any interrupt input signal when the operation is not suppressed, and the interrupt signal is output to the logical sum means, and the operation of the other timers is suppressed until the lapse of the expiration time set in the timer. - 特許庁

乱数生成時、タイマ１１４１の計数値と記憶部１１４２のデータを用いて論理演算処理部１１４３で論理演算を行い、演算結果を初期シード値として、擬似乱数生成処理部１１４４の初期値として入力することにより出力に乱数が得られる。例文帳に追加

When generating the random number, logical operation is performed by a logical operation processing part 1143 while using the count value of the timer 1141 and the data in the storage part 1142 and the arithmetic result is defined as an initial seed value and inputted as the initial value of a pseudo random number generation processing part 1144 so that the random number can be obtained in the output. - 特許庁

さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。例文帳に追加

Furthermore, this semiconductor integrated circuit is provided with a watchdog timer circuit (14) whose inside is periodically reset according to a periodic input for outputting an alarm signal when the periodic input is absent and configured to output a signal acquired by calculating the logical product or the logical sum of the alarm signal outputted from the watchdog timer circuit and the detection signal to the outside. - 特許庁

割り込み制御回路１１は、複数の割り込み要因から発生される複数の割り込み入力信号の立ち上がりまたは立ち下がりのエッジによりそれぞれ起動される複数のタイマー１１０〜１１３と、これらの複数のタイマーの出力の論理和を得てＣＰＵ１０の割り込み入力端子に入力する論理和ゲート１０６とを備える。例文帳に追加

This interrupt control circuit 11 is provided with a plurality of timers 110 to 113 to be started according to the rising or falling edge of a plurality of interrupt input signals to be generated from a plurality of interrupt factors and a logical sum gate 106 for acquiring the logical sum of the outputs of those plurality timers, and for inputting it to the interrupt input terminal of a CPU 10. - 特許庁

接点信号の入力装置は、論理部１に接点のオン信号が入力された時点から起動するメカニカルチャタリング防止用タイマと、接点のオン信号が入力された時点から起動するチャタリング継続検出用タイマと、カウンタおよびディジタル処理手段を備える。例文帳に追加

This input device of the contact point signal has a mechanical chattering preventive timer for starting from when an ON signal of a contact point is inputted to a logical part 1, a chattering continuance detecting timer for starting from when the ON signal of the contact point is inputted, a counter and a digital processing means. - 特許庁

ＯＲゲート３は、コンパレータ１及びタイマ２から供給されたデジタル信号の論理和をとって、結果を表すデジタル信号をドライバ４に供給する。例文帳に追加

The OR gate 3 ORs the digital signals from the comparator 1 and the timer 2 and gives a resulting digital signal to a driver 4. - 特許庁

検出信号出力手段２は、ウォッチ・ドッグ・タイマＷＴ１，ＷＴ２，・・・ＷＴｎから出力されるエラー信号の論理和をタスク停止検出信号として出力する。例文帳に追加

A detection signal output means 2 outputs the OR of the error signals output from the watch dog timers WT1, WT2, to WTn as task stop detection signals. - 特許庁

３入力論理和回路１０５には、アッパリミットスイッチ３３、ロアリミットスイッチ３４およびウォッチドッグタイマ１０２の出力信号が入力される。例文帳に追加

Output signals of an upper limit switch 33, a lower limit switch 24 and a watch dog timer 102 are input to a 3-input OR circuit 105. - 特許庁