遅延電位の英語

電源電位変動に対する第１の遅延変動量を有するアナログ回路と、第１の遅延変動量より小さな第２の遅延変動量を有するデジタル回路とを備える半導体装置において、電源電位の変動に伴うアナログ回路とデジタル回路との間での遅延量のミスマッチを解消する。例文帳に追加

To cancel mismatching of delay amounts between an analog circuit and a digital circuit, due to variation of a power supply potential in a semiconductor device comprising the analog circuit having a first delay variation amount with respect to the power supply potential variation and the digital circuit having a second delay variation amount smaller than the first delay variation amount. - 特許庁

電位ＶＤＤＨまたは電位ＶＤＤＬの電位調整、およびスイッチ１ｃ〜ｎｃによる電位選択に応じて、Ｐ−ｃｈトランジスタ１ａ〜ｎａに逆バイアスまたは順バイアスをかけ、大きな遅延時間を得ることができると共に、遅延時間をきめ細かく制御することができる。例文帳に追加

Depending on the regulation of the potential VDDH or VDDL and potential selection by the switch 1c-nc, reverse bias or forward bias is applied to the P-ch transistor 1a-na, thus attaining a large delay time or controlling the delay time finely. - 特許庁

信号線の近くに対向するＧＮＤ平面などの参照電位平面が存在する場合、信号線側に遅延素子を設けずに信号伝搬遅延を生じさせ、等価的な遅延素子をチップや配線基板に容易に形成できる半導体装置を提供する。例文帳に追加

To provide a semiconductor device for generating signal propagation delay without providing any delay element at a signal line side, and for easily forming an equivalent delay element on a chip or wiring board when a reference potential plane such as a GND plane faced to the neighborhood of the signal line exists. - 特許庁

そして、前段内部回路１と後段内部回路２での合計遅延時間が見積もられ、その結果を反映した遅延時間制御信号Ｖpin を通して遅延時間制御回路４から出力される内部電源電位Ｖintが調整される。例文帳に追加

And a total delay time is estimated in a preceding stage internal circuit 1 and a post stage internal circuit 2, and an internal power source potential Vint outputted from the delay time control circuit 4 through a delay time control signal Vpin to which the result is fedback is adjusted. - 特許庁

フィードバック経路Ｌ１を介して得られる出力信号ＯＵＴの電位基づき、出力端子２にかかる負荷に応じて各々の遅延時間が変化するフィードバック付遅延回路１１〜１４は直列に接続されて入力信号ＩＮを遅延させる。例文帳に追加

This output buffer circuit delays an input signal IN by connecting in series delay circuits 11 to 14 with feedback which vary in delay time according to the load placed on an output terminal 2 on the basis of an output signal OUT obtained through a feedback path L1. - 特許庁

この様に、遅延用量の基準電圧電位をセンス抵抗の基準側から検出側に変更することで、１つの過電流検出回路にて電流量に応じた過電流検出遅延時間を設定することが可能となる。例文帳に追加

When the reference-voltage potential of the capacitance for delay is changed to the detection side from the reference side, the overcurrent detection and delay time according to the current quantity is set by one overcurrent detection circuit. - 特許庁

ノードＮ１には，遅延回路の入力側が接続されており，ノードＮ１に発生する電位を所定の時間遅延させて出力側のノードＮ２に供給する。例文帳に追加

A node N1 is connected to an input-side of the delay circuit, and a potential generated at the node N1 is delayed by a predetermined time period and then supplied to a node N2 at an output-side. - 特許庁

遅延用容量の基準電圧電位をセンス抵抗の基準側から、センス抵抗の検出側に変えることによって、充電開始時の遅延用量の出力電圧はセンス抵抗に流れる電流に比例して大きくなる。例文帳に追加

When a reference-voltage potential of a capacitance for delay is changed from a reference side of a sense resistance to a detection side of the sense resistance, an output voltage of the capacitance for delay in a charging start becomes large in proportion to a current flowing in the sense resistance. - 特許庁