アドレス解析回路（４）は、ステータス信号とアドレス情報に基づいて、ＣＰＵ（１）からメモリー（２）への命令読み出し用アクセスがアイドルタスク固有のメモリーアドレスに対してなされているか否かを判断することにより、ＣＰＵが実行している命令がアイドルタスクかどうかを判断する。例文帳に追加

An address analyzing circuit (4) judges whether or not an instruction being executed by a CPU is an idle task by judging whether or not instruction read access from the CPU (1) to a memory (2) is performed to the memory address unique to the idle task according to a status signal and address information. - 特許庁

プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。例文帳に追加

If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address. - 特許庁

この構成によれば、増減値記憶装置制御部２により増減値記憶装置１からアドレス更新に必要な増減値を順次読み出し、アドレス値を更新することによって、複雑なアドレス更新を行なう際、処理装置６の処理量を単純なアドレス更新の際と同じ処理量で実現でき、かつ命令コードのビット幅および命令コード数を増加することなく実現できる。例文帳に追加

In the case of executing complicated address updating in the above constitution by successively reading out increased/decreased values necessary for address updating from the storage device 1 by the control part 2 and updating address values, the complicated address updating can be realized by the same processing quantity of a processor 6 as that of simple address updating without increasing the bit width of an instruction code and the number of instruction codes. - 特許庁

例文

該第一テーブルエントリは、（１）第一新命令、及び（２）ＲＯＭ内のコードの該少なくとも一部の第一パッチ済ＲＯＭアドレスを識別する第一パッチアドレスを包含している。例文帳に追加

The first table entry contains (1) the first new instruction, and (2) a first patch address identifying a first patched ROM address of the at least a portion of the code in the ROM. - 特許庁

>>例文の一覧を見る

調べた例文を記録して、効率よく覚えましょう

Weblio会員登録無料で登録できます！

履歴機能

過去に調べた
単語を確認!
語彙力診断

診断回数が
増える!
マイ単語帳

便利な
学習機能付き!
マイ例文帳

文章で
単語を理解!

Weblio会員登録(無料)はこちらから

日英・英日専門用語辞書での「2 1アドレス命令」の英訳

2+1アドレス命令

two-plus-one address instruction

出典元索引用語索引ランキング

「2 1アドレス命令」の部分一致の例文検索結果

該当件数 : 16件

例文

プロセッサは、命令メモリ１と、フェッチ・ユニット２と、デコード・ユニット３と、後述するリネーム命令を実行するリネーム制御ユニット(RCU)４と、リネーム制御レジスタ(RCR)５と、物理アドレスと論理アドレスとの対応関係を記憶するレジスタファイル６と、デコードした命令を実行する演算処理ユニット(ALUs)７とを備えている。例文帳に追加

This processor is provided with an instruction memory 1, a fetch unit 2, a decode unit 3, a rename control unit(RCU) 4 for executing a rename instruction to be described later, a rename control register(RCR) 5, a register file 6 for storing a correspondence relation of a physical address and a logical address and an arithmetic processing unit(ALUs) 7 for executing a decoded instruction. - 特許庁

照明器具２は、要求命令を含む伝送信号Ｓ１を受信すると、自機の論理アドレスに対応する待機時間が経過した後、パルス波からなる返送信号Ｓ２をコントローラ１に送信する。例文帳に追加

The lighting fixture 2, when receiving a transmission signal S1 including a demand command, transmits a return signal S2 made of a pulse wave to the controller 1, after a standby time corresponding to the own logical address lapses. - 特許庁

ACKコントロール２はアドレスポインタ生成回路３，６のカウント数を元にパイプラインバッファ４内の未処理命令数と完了処理数の差を演算してCPU１へのＡＣＫ信号返送を制御する。例文帳に追加

An ACK control 2 arithmetically operates a difference between the unprocessed command number and the completed processing number in the pipeline buffer 4 on the basis of the count number of the address pointer forming circuits 3 and 6, and controls a return of the ACK signal to the CPU 1. - 特許庁

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。例文帳に追加

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9. - 特許庁

ヒット信号生成回路２は、デコーダ１によって当該命令コードがフレーム領域をチェックするメモリアクセス命令であると判定され、かつ当該命令コードによってアクセスされるメモリアドレスがフレーム領域テーブル３に設定されるフレーム領域内であれば、ヒット信号を生成して出力する。例文帳に追加

When it is decided that the instruction code is a memory access instruction to check a frame region by the decoder 1, and the memory address to be accessed by the instruction code is within a frame region set by a frame region table 3, a hit signal generating circuit 2 generates and outputs a hit signal. - 特許庁

すると、デバッグ制御部２は、この命令により、メモリＩ／Ｆ部１からメモリＩ／Ｆ部１が把握している、不具合発生時に外部メモリ８をアクセスしている内部ブロックと、そのアドレス領域とをレジスタ４に設定する。例文帳に追加

Then, a debugging control part 2 sets up an inner block grasped by the memory I/F part 1 and accessing the external memory 8 at the time of the occurrence of a trouble and the address area of the inner block from the memory I/F part 1 in the register 4 based on the instruction. - 特許庁

書き換え命令とデータが入力ポート１から来ると、プログラムは目的のアドレスを含むブロックをフラッシュＲＯＭ４から読み込み、ＣＰＵ３を介してバッファＲＡＭ２に退避のため書き込み、今、読み込んだフラッシュＲＯＭ４内のブロックを消去する。例文帳に追加

When a rewriting instruction and data come from an input port 1, a block including a desired address is read from the flash ROM 4, written in a buffer RAM 2 via a CPU 3 for retraction and the block in the flash ROM 4 which is read now is deleted by a program. - 特許庁

例文

プログラムをプログラムカード１に記憶させ、計算機本体３から送出されたプログラムカウンタ２０２の内容をプログラムカードリーダ２を介してプログラムカード１内に送出し、プログラムカード１では、この送出されたプログラムカウンタ２０２の内容に従って対応するアドレスからプログラム命令を読み出し、これを計算機本体３に送出する。例文帳に追加

The program is stored in a program card 1, and contents of a program counter 202 sent from a computer main body 3 are sent into the program card 1 via a program card reader 2, and a program instruction in the program card 1 is read from a corresponding address in accordance with the sent contents of the program counter 202 and is sent to the computer main body 3. - 特許庁