| 意味 | 例文 (26件) |
F scanとは 意味・読み方・使い方
追加できません
(登録数上限)
単語を追加
「F scan」の部分一致の例文検索結果
該当件数 : 26件
A scan F/F (selector 31, regX 32) being specific for control is inserted between the regB 18 inside the scan F/F as the control target constituting the scan chain and the selector 13 inside another scan F/F as a control target.例文帳に追加
スキャンチェーンを構成する制御対象のスキャンＦ／Ｆ内のｒｅｇＢ１８と、制御対象の別のスキャンＦ／Ｆ内のセレクタ１３との間に制御専用のスキャンＦ／Ｆ（セレクタ３１，ｒｅｇＸ３２）が挿入される。 - 特許庁
For example, an F/F (frip-frop) chain circuit 21 for a SCAN test to activate the critical path 12 in the combination circuit 11 is configured by using SCAN F/F (frip-frop for scan test) (1) 21a to SCAN F/F (5) 21e having MUXs 22a-22e.例文帳に追加
たとえば、組み合わせ回路１１のクリティカルパス１２を活性化させるためのＳＣＡＮテスト用Ｆ／Ｆチェーン回路２１を、ＭＵＸ２２ａ〜２２ｅ付きのＳＣＡＮ Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ Ｆ／Ｆ（５）２１ｅを用いて構成する。 - 特許庁
To provide an inspection circuit capable of setting an arbitrary state to a scan F/F as a control target constituting a scan chain.例文帳に追加
スキャンチェーンを構成する制御対象のスキャンＦ／Ｆに任意の状態を設定することが可能な検査回路を提供すること。 - 特許庁
To prevent increase in a scan shift time along with the number of F/F mounted on a plurality of IP circuits for suppressing increase of a price per a chip when a scan test is carried out on a plurality of IP circuits mounted on the same chip.例文帳に追加
同一チップ上に搭載された同一の複数のIP回路のスキャンテストを行う際、複数のIP回路に搭載されるF/F 数に依存してスキャンシフト時間が増大することを抑制し、チップ単価の高騰を抑制する。 - 特許庁
On the basis of a moving distance D of a slice position per turn of helical scan and the number F of frames for generating a tomographic image per turn of helical scan, slice thickness T is determined by an inequality T≥D/F.例文帳に追加
ヘリカルスキャンの１旋回当たりのスライス位置の移動距離Ｄおよびヘリカルスキャンの１旋回時間当たりの断層像生成のフレーム数Ｆに基づいて、スライス厚Ｔを式Ｔ≧Ｄ／Ｆによって決定する。 - 特許庁
To permit easy trouble analyzing work at the outside of a circuit by outputting a number information of a pattern detecting a trouble or the positional information of a scan F/F if necessary to the outside of the circuit, when a test is effected employing a logic BIST circuit formed in an LSI.例文帳に追加
LSI に形成されたロジックBIST回路を用いてテストを行う際に、故障を検出したパターンの番号情報や必要に応じてスキャンF/F の位置情報を外部に出力させて外部で故障解析作業を容易に行うことを可能とする。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「F scan」の部分一致の例文検索結果
該当件数 : 26件
When a scan request comes from a host computer 2(1), an I/F control task T4 accepts it (101).例文帳に追加
ホストコンピュータ２（１）からスキャン要求があると、Ｉ／Ｆ制御タスクＴ４がそれを受け付ける（１０１）。 - 特許庁
A scan chain circuit 1 temporarily holds data output and input to a combination logic circuit 2 during normal operation, and serially transfers a test pattern signal SCANIn by making a plurality of flip-flops F/F function as a shift register during execution of the scan test.例文帳に追加
スキャンチェーン回路１は、通常動作時には、組み合わせ論理回路２に入出力されるデータを一時保持する一方、スキャンテスト実行時には、複数個のフリップフロップＦ／Ｆをシフトレジスタとして機能させテストパターン信号ＳＣＡＮＩｎをシリアル転送する。 - 特許庁
A comparator 23 compares the scan-out signal output from the scanning timer 0 (22-1) with the scan-out signal output from the scanning timer 1 (22-2) and outputs the comparison result to a test I/F 30.例文帳に追加
比較器２３は、スキャン化タイマ０（２２−１）から出力されるスキャンアウト信号と、スキャン化タイマ１（２２−２）から出力されるスキャンアウト信号とを比較し、比較結果をテストＩ／Ｆ３０に出力する。 - 特許庁
The bi-phase scan clocks SC1, SC2 of F/Fs 2, 4 are set so that the F/Fs 2, 4 become through, thus enabling signals to pass through from F/F2 to F/F4 in the above circuit.例文帳に追加
Ｆ／Ｆ２，４の２相スキャンクロックＳＣ１，ＳＣ２をＦ／Ｆ２，４がスルーになるように設定することで、上記の回路ではＦ／Ｆ２からＦ／Ｆ４まで信号がスルーで通るようになる。 - 特許庁
To reduce a time for initializing F/F (flip-flop) within a circuit, without adding a special reset circuit or a special signal pin on a board, in a scan path compressing circuit.例文帳に追加
スキャンパス圧縮回路において、専用のリセット回路及びボード上の専用信号ピンを追加せずに、回路内のＦ／Ｆ（フリップフロップ）の初期化の時間短縮を行う。 - 特許庁
When receiving a document transmission management processing request from a user I/F control part 102, a document management processing part 114 acquires a scan image through a scanner I/F control part 110.例文帳に追加
文書管理処理部１１４は、ユーザＩ／Ｆ制御部１０２から文書送信管理処理要求を受け取った場合、スキャナＩ／Ｆ制御部１１０を介してスキャン画像を取得する。 - 特許庁
Therefore, an arbitrary value can be set to the regC 19 inside the scan F/F as the control target, and a state required for inspection can be realized.例文帳に追加
したがって、制御対象のスキャンＦ／Ｆ内のｒｅｇＣ１９に任意の値を設定することができ、検査に必要な状態を実現することが可能となる。 - 特許庁
If the IP macro 12 and the client designed circuit 14 pass the output delay test and the input delay test, respectively, it is determined that the delay between the scan flip-flop 21, 24 is within one cycle by a function clock F_CLK and the delay between the scan flip-flop 21, 24 is not a problem.例文帳に追加
ＩＰマクロ１２の出力遅延試験及び顧客側設計回路１４の入力遅延試験が合格であれば、スキャンフリップフロップ２１、２４間の遅延はファンクションクロックＦ＿ＣＬＫで１サイクル内に収まり、スキャンフリップフロップ２１、２４間の遅延に問題はないと判定する。 - 特許庁
|
| 意味 | 例文 (26件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
みんなの検索ランキング
閲覧履歴
 | 「F scan」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|
