SLC-1とは 意味・読み方・使い方

Received signals from a main antenna 1 and a transceiving part 2, and an SLC antenna 3 and an SLC reception part 4 are supplied to an SLC processing part 5, to conduct interference wave restraining operation.例文帳に追加

主アンテナ１並びに送受信部２、及びＳＬＣアンテナ３及びＳＬＣ受信部４からの受信信号をＳＬＣ処理部５に供給し、妨害波抑圧演算を行う。 - 特許庁

Respective received signals from a main antenna 1 and a transceiving part 2, and the plural number S of SLC antennas 31-3S and the plural number S of SLC reception parts 41-41S are supplied to an SLC processing part 5 to conduct interference wave restraining operations.例文帳に追加

主アンテナ１並びに送受信部２、及び複数（Ｓ）個のＳＬＣアンテナ３１〜３Ｓ及びＳＬＣ受信部４１〜４Ｓからの各受信信号を、ＳＬＣ処理部５に供給しそれぞれ妨害波抑圧演算を行う。 - 特許庁

Furthermore, the memory management device 1 includes a switch determination part 35 for determining whether to select the SLC or MLC for the memory region based on the memory use information 11 and memory unique information 12, and a switch control part 36 for switching between the SLC and MLC for the memory region.例文帳に追加

さらに、メモリ管理装置１は、メモリ使用情報１１とメモリ固有情報１２とに基づいて、メモリ領域に対してＳＬＣとＭＬＣの切り替えを行うか否かを判断する切替判断部３５と、切り替えを行うと判断されたメモリ領域に対してＳＬＣとＭＬＣとの間で切り替えを行う切替制御部３６とを具備する。 - 特許庁

An input offset voltage 41 is applied on the output side of an irradiation quantity monitoring light receiving element 4, and unless a light quantity control signal Slc exceeds a prescribed signal level, a light emitting element 1 is kept in an off-state.例文帳に追加

照射光量モニタ用受光素子４の出力側に入力オフセット電圧４１が印加されており、光量制御信号Ｓlcが所定信号レベルを超えない限り、発光素子１が消灯状態に維持される。 - 特許庁

Respective reception signals from a main antenna 1 and a plurality of SLC antennas 31-3S are frequency-divided respectively by fast Fourier transformation equipment 101-10 (S+1), and SLCs (side lobe cancellers) 51-5M conduct interference wave restraint for respective divided signals.例文帳に追加

主アンテナ１及び複数個のＳＬＣアンテナ３１〜３Ｓからの各受信信号を、それぞれ高速フーリエ変換器１０１〜１０（Ｓ＋１）により周波数分割を行い、各分割信号に対して、ＳＬＣ（サイドローブ キャンセラ）５１〜５Ｍが妨害波抑圧を行うように構成されている。 - 特許庁

Respective reception signals from a main antenna 1 and an SLC antenna 3 are frequency-divided respectively by fast Fourier transformation equipment 101-102, and SLCs (side lobe cancellers) 51-5M conduct interference wave restraint for respective divided signals.例文帳に追加

主アンテナ１及びＳＬＣアンテナ３からの各受信信号を、それぞれ高速フーリエ変換器１０１，１０２により周波数分割を行い、各分割信号に対して、ＳＬＣ（サイドローブキャンセラ）５１〜５Ｍが妨害波抑圧を行うように構成されている。 - 特許庁

The memory management device 1 manages arrangement hint information 14 which is generated based on characteristics of data stored in at least one of an SLC region and MLC region of the nonvolatile semiconductor memories 9, 10, and gives a hint for determining an arrangement region of the data.例文帳に追加

本発明の一態様に係るメモリ管理装置１は、不揮発性半導体メモリ９，１０のＳＬＣ領域とＭＬＣ領域とのうちの少なくとも一方に記憶される各データの特性に基づいて生成され、当該各データの配置領域を決定するヒントとなる配置ヒント情報１４を管理する。 - 特許庁