depletion-layer transistorとは 意味・読み方・使い方

Perfect depletion high speed MOS transistors, high breakdown strength MOS transistors and ESD protective elements are formed on the single crystal silicon device forming layer, and the single crystal silicon device forming layer in the perfect depletion high speed MOS transistor region is formed thinner as compared with other regions.例文帳に追加

完全空乏型の高速ＭＯＳトランジスタと高耐圧型ＭＯＳトランジスタおよびＥＳＤ保護素子は単結晶シリコンデバイス形成層に形成し、完全空乏型の高速ＭＯＳトランジスタ領域の単結晶シリコンデバイス形成層膜厚を他に比べて薄くした。 - 特許庁

A bulk current control Accumulation-type transistor can be obtained by controlling the film thickness of the semiconductor layer and the concentration in impurity atoms so that the thickness of a depletion layer may be larger than the film thickness of the semiconductor layer.例文帳に追加

空乏層の厚さが半導体層の膜厚よりも大きくなるように、半導体層の膜厚と不純物原子濃度を制御することによって形成されたバルク電流制御型Accumulation型トランジスタが得られる。 - 特許庁

When the temperature changes, the area of the region of the depletion layer 13 changes and each area of the regions of the P-type semiconductor layer 11 and the N-type semiconductor layer 12 also changes, so that desired temperature characteristics are given to a MOS transistor.例文帳に追加

温度が変化すると、空乏層１３の領域の面積が変化し、Ｐ型半導体層１１及びＮ型半導体層１２の領域の面積もそれぞれ変化することで、ＭＯＳトランジスタに所望の温度特性を与えられる。 - 特許庁

To provide a method of manufacturing a full depletion type SOI transistor, which can suppress SOI layer film thickness dependency of a threshold, even if the threshold is controlled at concentration of impurities to be doped into a channel forming portion while preventing a parasitic channel, in the full depletion type SOI transistor, especially, an NMOS transistor.例文帳に追加

完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタにおいて、寄生チャネルを防止しつつ、かつ閾値をチャネル形成部へ導入する不純物濃度で制御しようとした場合にも、閾値のＳＯＩ層膜厚依存性が抑制される完全空乏型ＳＯＩトランジスタの製造方法を提供する - 特許庁

When ions are injected into a channel area so as to suppress short-channel effects, one or both of depletion NMOS transistor 4 and an enhanced NMOS transistor 5 constituting the depletion MOS reference voltage circuit are shielded by a mask to prevent impurity ions from being injected into them, and consequently one or both of the depletion NMOS transistor 4 and enhanced NMOS transistor 5 do not have a punch-through stopper layer.例文帳に追加

チャネル領域に短チャネル効果を抑制するためのイオン注入をおこなう際に、デプレッションＭＯＳ基準電圧回路を構成するデプレッション型ＮＭＯＳトランジスタ４およびエンハンスメント型ＮＭＯＳトランジスタ５の一方または両方をマスクによって遮蔽してそれらに不純物イオンが注入されるのを防ぎ、それによってそれらデプレッション型ＮＭＯＳトランジスタ４およびエンハンスメント型ＮＭＯＳトランジスタ５の一方または両方がパンチスルーストッパー層を有しない構成とする。 - 特許庁

To provide a semiconductor device that simultaneously achieves a high ON/OFF ratio and stable operation in a partial-depletion type transistor formed in a semiconductor layer on an insulating layer.例文帳に追加

絶縁層上の半導体層に形成された部分空乏型のトランジスターにおいて、高いＯＮ／ＯＦＦ比と、安定動作を同時に実現できるようにした半導体装置を提供する。 - 特許庁

Since the semiconductor device has an area where a depletion layer can be formed surely when the MOS transistor is turned off, namely, when a reverse voltage is impressed upon the transistor, the withstand voltage, integrating degree, performance, etc., of the transistor are improved.例文帳に追加

この構造により、ＭＯＳトランジスタのＯＦＦ時、つまり、逆方向電圧がかかったとき、空乏層を確実に形成する領域を有することで、高耐圧、高集積化、能力向上等を実現したＭＯＳトランジスタを提供できる。 - 特許庁

The region 138 of low impurity concentration can be made thinner than a gate depletion layer width formed by a dynamic threshold transistor (DTMOS) that the thickness has a normal impurity profile.例文帳に追加

不純物濃度の薄い領域１３８は、その厚さが通常の不純物プロファイルをもつ動的閾値トランジスタ（ＤＴＭＯＳ）で形成されるゲート空乏層幅より薄くすることができる。 - 特許庁