emitter coupled logicとは 意味・読み方・使い方

To realize a positive ECL (Emitter-Coupled Logic) output using CMOS transistors which approximate Motorola ECL characteristics by a standard PECL (Positive Emitter Coupled Logic) termination method.例文帳に追加

モトローラＥＣＬ特性を標準ＰＥＣＬ終端方式で近似するＣＭＯＳトランジスタを用いたポジティブＥＣＬ出力を実現する。 - 特許庁

To provide an ECL(emitter-coupled logic) circuit that attains a high operating speed, high circuit integration and low power consumption.例文帳に追加

動作速度の高速化、高集積化及び低消費電力化を図り得るＥＣＬ回路を提供する。 - 特許庁

To provide an interface conversion circuit which is adaptive to an ECL(emitter-coupled logic) circuit having a different source voltage.例文帳に追加

異なる電源電圧ＶＳＳのＥＣＬ回路に対応することのできるインタフェース変換回路を提供する。 - 特許庁

A correction circuit 4 amplifies the received HD-SDI signal and corrects the deteriorated frequency characteristic to convert the signal into a logic level such as the PECL (Positive Emitter Coupled Logic).例文帳に追加

補正回路４は、入力されたＨＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正とを行い、ＰＥＣＬ等の論理レベルに変換する。 - 特許庁

A differential amplifier amplifies pulse signals at an ECL(Emitter Coupled Logic) level at input terminals 12, 13 as pulse signals at a CMOS level, which are outputted from an output terminal 11.例文帳に追加

入力端子１２，１３のＥＣＬレベルのパルス信号は、差動増幅器でＣＭＯＳレベルのパルス信号に増幅され、ＣＭＯＳレベルのパルス信号として出力端子１１から出力される。 - 特許庁

The logic circuit includes an emitter-coupled logic circuit 118 and a reference voltage generating circuit 119 which generates a reference voltage VCSC for controlling a drain current (= current switch current ICS) of an n-type MOS transistor 110 for a current generator.例文帳に追加

エミッタ結合型論理回路１１８と、定電流源用ｎ型ＭＯＳトランジスタ１１０のドレイン電流（＝カレントスイッチ電流ＩＣＳ）を制御する基準電圧ＶＣＳＣを発生する基準電圧発生回路１１９と、を含む。 - 特許庁

The emitter-coupled logic circuit 118 includes a current switch which is composed of an emitter-coupled pair of bipolar transistors 106 and 107, the n-type MOS transistor 110 for a current generator which is connected in series with the current switch and resistor means 108 and 109 which are respectively connected in series with the bipolar transistor 106 and 107 for taking out an output voltage.例文帳に追加

エミッタ結合型論理回路１１８は、エミッタ結合された一対のバイポーラトランジスタ１０６及び１０７により構成されたカレントスイッチと、カレントスイッチと直列接続する定電流源用ｎ型ＭＯＳトランジスタ１１０と、バイポーラトランジスタ１０６、１０７のそれぞれと直列接続され出力電圧を取り出すための抵抗手段１０８及び１０９とを含む。 - 特許庁