invalid blockとは 意味・読み方・使い方

METHOD AND SYSTEM FOR AVOIDING LIE BLOCK CAUSED BY COLLISION OF INVALID TRANSACTION IN UNEQUAL MEMORY ACCESS SYSTEM例文帳に追加

不均等メモリ・アクセス・システム内で無効化トランザクションの衝突によって生じるライブロックを避けるための方法およびシステム - 特許庁

Also, the load processing is executed by processing block units so that the function of the processing block which has failed in the load processing is made invalid, and any operation other than the function which has failed in the load operation is made valid.例文帳に追加

また、ロード処理を各処理ブロック単位にする事で、ロードに失敗した処理ブロックの機能を無効とし、ロードに失敗した機能以外の動作を可能とする。 - 特許庁

The table RAM 301 is made to store the conversion destination block address DBA and a valid flag Fv showing whether the block address DBA is valid or invalid.例文帳に追加

テーブルＲＡＭ３０１に、変換先ブロックアドレスＤＢＡとともにこのブロックアドレスＤＢＡが有効であるか無効であるかを示す有効フラグＦｖを格納させる。 - 特許庁

The data recording/reproducing method comprises: recording/reproducing a recording unit block in which invalid data is partially padded, on/from the information recording medium; and updating valid data included in the recording unit block on the basis of the padding information indicating that the invalid data is included in the recording unit block.例文帳に追加

無効なデータが一部にパッディングされた記録単位ブロックを情報記録媒体に／から記録／再生する段階と、記録単位ブロックに無効なデータが含まれていることを報知するパッディング情報に基づいて、記録単位ブロックに含まれた有効なデータを更新する段階とを含むデータ記録／再生方法。 - 特許庁

When the current reproduction time point leaves the multi-angle block, the angle number stored in the status register is handled as an invalid value.例文帳に追加

状態レジスタに格納されたアングル番号は、現在の再生時点がマルチアングル区間から離脱すれば、無効な値として取り扱われる。 - 特許庁

The scheduling unit 1013 notifies the transmission power control unit 1015 of the δ_POWER-OFFSET determined by a value set in a new data indicator field for a transport block being invalid if the lastly received DCI format for the PUSCH is a DCI format 4 in which the transport block is invalid.例文帳に追加

スケジューリング部１０１３は、ＰＵＳＣＨに対する最後に受信したＤＣＩフォーマットが、１つのトランスポートブロックが無効であるＤＣＩフォーマット４である場合には、無効であるトランスポートブロックに対するNew data indicator fieldにセットされた値から決定されるδ_POWER-OFFSETを送信電力制御部１０１５に通知する。 - 特許庁

The memory controller 20 has a second data buffer and transfers invalid data during the transfer of a read burst data block from the NAND flash memory 13 to the host computer 10.例文帳に追加

メモリコントローラは、第２のデータバッファを有し、NANDフラッシュメモリからホストコンピュータへリードバーストデータブロックを転送する期間中に無効データを転送する。 - 特許庁

In response to a determination that the target memory block has a data-invalid coherency state with respect to the cache memory, the cache memory issues on interconnection a corresponding initialization request indicating the target memory block.例文帳に追加

ターゲット・メモリ・ブロックがキャッシュ・メモリに対するデータ無効コヒーレンス状態を有するという判断に応答して、キャッシュ・メモリは、ターゲット・メモリ・ブロックを示す対応する初期設定要求を相互接続上で発行する。 - 特許庁