logical multiplicationとは 意味・読み方・使い方

The arithmetic logical unit 10 includes first computing elements 11 to 46 capable of selectively executing various arithmetic logical operations except multiplication and second computing elements 61 and 71 capable of executing multiplication independently.例文帳に追加

演算部１０は、は、乗算を除く複数種類の算術論理演算を選択的に実行可能な第１演算器１１〜４６と、乗算を単体で実行可能な第２演算器６１、７１とを備える。 - 特許庁

An executed image processing function includes a production of an image using a combination of a plurality of logical images by repeatedly using all or a part of other images or by executing a function such as a logical multiplication or a logical addition.例文帳に追加

実行される画像処理機能は、他の画像の全てまたは一部を繰り返し使用すること，または論理積または論理和のような機能を実行することによる論理的な複数の画像の組み合わせによる画像の生成を含む。 - 特許庁

If the logical multiplication is '1', the time control part 22 receives time data from the time synchronizer 3 via a selector 23, and therefore ignores the time setting request from the processor 1.例文帳に追加

論理積が「１」ならば、時刻制御部２２にはセレクタ２３を介して時刻同期化装置３から時刻データが供給されるため、プロセッサ１からの時刻設定要求は無視する。 - 特許庁

Moreover, a clock signal CLK and the internal clock enable signal INCE are input into the clock input buffer 10, and a NAND circuit which outputs the reverse of logical multiplication is provided.例文帳に追加

また、クロック入力バッファ１０には、クロック信号ＣＬＫ及び内部クロックイネーブル信号ＩＮＣＥが入力され、その論理積の反転を出力するＮＡＮＤ回路を設ける。 - 特許庁

The logical multiplication of the images (5) and (6) is processed to generate a reducedly corrected three-dimensional image (7) by reducing the width of the object region widened on the image (5) to image 6 to a rectangle width of the image (6).例文帳に追加

画像(5)と(6)の論理積処理をして、画像(5)上で拡幅されている測定対象部位の幅を画像(6)の矩形幅に縮小した縮小補正三次元画像(7)を生成する。 - 特許庁

Further, a low frequency component in an arrangement pattern of record permitting pixels obtained by the logical multiplication of the mask pattern C1 and the mask pattern M1 is made to be less than a high frequency component.例文帳に追加

更に、マスクパターンＣ１とマスクパターンＭ１との論理積によって得られる記録許容画素の配列パターンにおける低周波数成分が高周波数成分よりも少なくなるようにする。 - 特許庁

This microprocessor multiplication unit includes a multiplication combination logical unit which is provided with at least two input routes and at least one output route, at least one multiplexer arranged for providing the input through one input route to a logical unit, at least first and second registers arranged for providing the input to the multiplexer, and at least a third register arranged for providing the input through the other input route to the logical unit.例文帳に追加

少なくとも２つの入力経路及び少なくとも１つ出力経路、前記入力経路の１つを経由し論理ユニットへ入力を提供するべく設けられた少なくとも１つのマルチプレクサ、前記マルチプレクサへ入力を提供するべく設けられた少なくとも一つの第一及び第二のレジスタ、及び前記入力経路の他方を経由し前記論理ユニットへ入力を提供するべく設けられた少なくとも一つの第三のレジスタとを有する乗算組合せ論理ユニットを含むマイクロプロセッサ乗算ユニット。 - 特許庁