parasitic bipolar effectとは 意味・読み方・使い方

To provide an electro-optical device having excellent electrical characteristic which can surely control substrate floating effect such as parasitic bipolar phenomenon in a MIS transistor of SOI structure.例文帳に追加

ＳＯＩ構造のＭＩＳトランジスタにおいて、寄生バイポーラ現象などの基板浮遊効果を確実に抑制することができ、電気的特性に優れた電気光学装置を提供する。 - 特許庁

To prevent deterioration of the fundamental characteristics of a polycrystalline silicon MOS transistor by suppressing the decline of the withstand voltage between source and drain regions due to a parasitic bipolar effect caused by the effect of electric field concentration to the end section of the drain region from a gate electrode.例文帳に追加

多結晶シリコンＭＯＳ型トランジスタにおいて、ゲート電極のドレイン領域端部への電界集中効果によって発生する寄生バイポーラ効果によるソース・ドレイン領域間の耐圧低下を抑制し、多結晶シリコンによる基本特性の劣化を改善すること。 - 特許庁

To inhibit a parasitic bipolar effect without increasing an area of an element region by using a body contact electrically insulated from a gate, in a transistor which uses an SOI substrate, an SOS substrate, or a semiconductor substrate having other insulating layer.例文帳に追加

ＳＯＩ基板、ＳＯＳ基板、その他の絶縁層を有する半導体基板を用いたトランジスタにおいて、ゲートと電気的に絶縁されたボディコンタクトを用いることによって、素子領域の面積を増大させることなく、寄生バイポーラ効果を抑制する。 - 特許庁

To provide a design method of a semiconductor integrated circuit which uses JI or SI, capable of analyzing in advance the effect of a parasitic bipolar transistors and that of guard ring against surge using simulation, for a lower product cost.例文帳に追加

ＪＩもしくはＳＩを用いた半導体集積回路の設計方法であって、寄生バイポーラトランジスタの影響やサージに対するガードリングを入れた効果等をシミュレーションにより予め解析することができ、製品コストを低減することのできる半導体集積回路の設計方法を提供する。 - 特許庁

A method and a device are used for eliminating parasitic bipolar discharge of a dynamic logic circuit which includ a silicon-on-insulator(SOI) field-effect transistor(FET) by measuring the set-up time of the logic section of the dynamic logic circuit.例文帳に追加

シリコン・オン・インシュレータ（ＳＯＩ）電界効果トランジスタ（ＦＥＴ）を含む動的論理回路の寄生バイポーラ放電を、動的論理回路の論理区画のセットアップ時間を測定することによって排除する方法および装置。 - 特許庁

To make the area of a junction field-effect transistor small and small in parasitic capacitance and to actualize high efficiency and high performance for a semiconductor device, which has mixed mounting of a bipolar transistor and a junction field-effect transistor on a common semiconductor device, and its manufacturing method.例文帳に追加

バイポーラトランジスタと接合型電界効果トランジスタとが共通の半導体基板上に混載されている半導体装置及びその製造方法において、接合型電界効果トランジスタの小面積化、低寄生容量化を達成し、高密度化、高性能化を実現することができる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

To provide a method for manufacturing a thin-film semiconductor device where a semiconductor film comprises crystal grains having excellent crystallinity and large particle size, the position of a crystal grain boundary in a channel formation region is controlled, electrical characteristics are superior, parasitic bipolar effect is inhibited, and variation in the electrical characteristics is small in the manufacturing method of the thin-film semiconductor device formed on a substrate.例文帳に追加

基板上に形成された薄膜半導体装置の製造方法において、半導体膜が結晶性の良い大粒径の結晶粒から成り、チャネル形成領域の結晶粒界の位置が制御されており、電気特性が良く、寄生バイポーラ効果が抑制されており、電気特性ばらつきの少ない薄膜半導体装置を製造する方法を提供する - 特許庁