pre- decodingとは 意味・読み方・使い方

The semiconductor device includes a pre-decoding circuit for simultaneously activating a plurality of pre-decoding signals for driving each of a plurality of sub-word lines connected to one main word line, when a test mode signal to be input is activated.例文帳に追加

半導体装置は、入力されるテストモード信号が活性化されたときに、一つのメインワード線に繋がる複数のサブワード線をそれぞれ駆動する複数のプリデコード信号を同時に活性化するプリデコード回路を含んでいる。 - 特許庁

Specifying a shift position is performed by decoding a high pre-decoding signal FH for specifying that which shift group a shift switch corresponding to a shift position is included in and a low order pre- decoding signal FL for specifying that which order a shift switch corresponding to a shift position is positioned in a shift switch belonging to the same shift switch group.例文帳に追加

シフト位置の指定は、シフト位置に対応するシフトスイッチが、いずれのシフトスイッチグループに含まれているかを指定するための上位プリデコード信号ＦＨおよび、同一シフトスイッチグループに属するシフトスイッチ中の第何番目に位置するかを指定するための下位プリデコード信号ＦＬをデコードすることによって行なわれる。 - 特許庁

A first data amplifier is connected to a first memory cell specified by a selection signal obtained by pre-decoding the Y address signal and the X address signal.例文帳に追加

第１データアンプは、Yアドレス信号をプリデコードした選択信号とXアドレス信号で特定される第１メモリセルと接続する。 - 特許庁

The power source wiring formed in a pre-decoding signal wiring block 30 is shared with first and second row decoder circuit blocks.例文帳に追加

プリデコード信号配線ブロック３０に形成された電源配線は、第１及び第２のロウデコーダ回路ブロックで共用される。 - 特許庁

Data destruction of a normal bit is evaded by equalizing a pre-charge level of a path from a Y pre-gate to a Y gate in a Y group decoding section to the prescribed pre- charge voltage and preventing affecting to a holding state of a sense latch in forced write-in.例文帳に追加

Ｙ系デコード部におけるＹプリゲートからＹゲートに至る経路のプリチャージレベルを所定のプリチャージ電圧に等しくし、強制書き込みにおいて、センスラッチの保持状態に影響を与えないようにして、正常ビットのデータ破壊を回避する。 - 特許庁

Only an external value judged to be high in reliability is used as pre-information of other element decoders to perform repeated decoding.例文帳に追加

信頼性が高いと判断された外部値のみを他方の要素復号器の事前情報として用いることで、反復復号を行う。 - 特許庁

The main decoder 121 includes a latch circuit for holding decode signals obtained by decoding the second part of the pre-decode signal at each bank.例文帳に追加

メインデコーダ１２１は、プリデコード信号の第２の部分をデコードして得られるデコード信号をバンクごとに保持するラッチ回路を含んでいる。 - 特許庁

A word line drive signal generating circuit 22 to which a word line drive timing control signal WD and a row address pre-decoding signal are inputted is connected between a row pre-decoder 20 and the word line driver 15.例文帳に追加

ロウプリデコーダ２０とワード線ドライバ１５との間には、ワード線駆動タイミング制御信号ＷＤとロウアドレスプリデコード信号とが入力されるワード線駆動信号生成回路２２が接続されている。 - 特許庁