| 意味 | 例文 |
pre- decodingの部分一致の例文一覧と使い方
該当件数 : 44件
METHOD OF PRE-PROCESSING BIOMETRIC PARAMETERS BEFORE ENCODING AND DECODING例文帳に追加
コード化および復号化前のバイオメトリックパラメータの前処理方法 - 特許庁
The channel to which pre-decoding is applied is set from the channel of the highest priority within the range of available system resources and on the basis of the setting, pre-decoding is carried out.例文帳に追加
優先度の高いチャンネルから、使用できるシステムリソースの範囲内で先行デコードを実行するチャンネルを設定し、この設定に基づいて先行デコードを実行する。 - 特許庁
A decoding circuit section performing word line selection is constituted of a pre-decoder 6 and a row decoder 7 for further decoding its decoded output.例文帳に追加
ワード線選択を行うデコード回路部は、プリデコーダ6とそのデコード出力を更にデコードするロウデコーダ7とから構成される。 - 特許庁
Also, prior to timing of activation of a clock signal, access signals such as a command signal, an address signal, and the like are transmitted to a command decoding circuit 20, pre-decoding circuits 31-33, and a redundant control circuit 60, and pre-decoding operation and redundancy judgement are performed.例文帳に追加
また、クロック信号の活性化タイミングに先立って、コマンド信号、アドレス信号等のアクセス信号は、コマンドデコード回路、プリデコード回路および冗長制御回路に伝達され、プリデコード動作および冗長判定が実行される。 - 特許庁
A convergence speed for calculating the pre-coding transmission matrix and the receiver decoding matrix is accelerated.例文帳に追加
本発明によれば、プリコーディング送信行列と受信器復号行列を算出する収束速度を加速している。 - 特許庁
Further, a post-decoder buffer operates in conjunction with the pre-encoder buffer to reduce decoding-related delay variations.例文帳に追加
さらに、後置復号器バッファが前置符号器バッファとともに動作し、復号化に関連する遅延変動を軽減する。 - 特許庁
A row decoder 18 receiving a row address pre-decoding signal and generating a row address decoding signal is connected to a word line driver 15 driving plural word lines WL.例文帳に追加
複数のワード線WLを駆動するワード線ドライバ15には、ロウアドレスプリデコード信号を受け、ロウアドレスデコード信号を生成するロウデコーダ18が接続されている。 - 特許庁
The semiconductor device includes a pre-decoding circuit for simultaneously activating a plurality of pre-decoding signals for driving each of a plurality of sub-word lines connected to one main word line, when a test mode signal to be input is activated.例文帳に追加
半導体装置は、入力されるテストモード信号が活性化されたときに、一つのメインワード線に繋がる複数のサブワード線をそれぞれ駆動する複数のプリデコード信号を同時に活性化するプリデコード回路を含んでいる。 - 特許庁
Specifying a shift position is performed by decoding a high pre-decoding signal FH for specifying that which shift group a shift switch corresponding to a shift position is included in and a low order pre- decoding signal FL for specifying that which order a shift switch corresponding to a shift position is positioned in a shift switch belonging to the same shift switch group.例文帳に追加
シフト位置の指定は、シフト位置に対応するシフトスイッチが、いずれのシフトスイッチグループに含まれているかを指定するための上位プリデコード信号FHおよび、同一シフトスイッチグループに属するシフトスイッチ中の第何番目に位置するかを指定するための下位プリデコード信号FLをデコードすることによって行なわれる。 - 特許庁
The power source wiring formed in a pre-decoding signal wiring block 30 is shared with first and second row decoder circuit blocks.例文帳に追加
プリデコード信号配線ブロック30に形成された電源配線は、第1及び第2のロウデコーダ回路ブロックで共用される。 - 特許庁
Data destruction of a normal bit is evaded by equalizing a pre-charge level of a path from a Y pre-gate to a Y gate in a Y group decoding section to the prescribed pre- charge voltage and preventing affecting to a holding state of a sense latch in forced write-in.例文帳に追加
Y系デコード部におけるYプリゲートからYゲートに至る経路のプリチャージレベルを所定のプリチャージ電圧に等しくし、強制書き込みにおいて、センスラッチの保持状態に影響を与えないようにして、正常ビットのデータ破壊を回避する。 - 特許庁
Only an external value judged to be high in reliability is used as pre-information of other element decoders to perform repeated decoding.例文帳に追加
信頼性が高いと判断された外部値のみを他方の要素復号器の事前情報として用いることで、反復復号を行う。 - 特許庁
The main decoder 121 includes a latch circuit for holding decode signals obtained by decoding the second part of the pre-decode signal at each bank.例文帳に追加
メインデコーダ121は、プリデコード信号の第2の部分をデコードして得られるデコード信号をバンクごとに保持するラッチ回路を含んでいる。 - 特許庁
A word line drive signal generating circuit 22 to which a word line drive timing control signal WD and a row address pre-decoding signal are inputted is connected between a row pre-decoder 20 and the word line driver 15.例文帳に追加
ロウプリデコーダ20とワード線ドライバ15との間には、ワード線駆動タイミング制御信号WDとロウアドレスプリデコード信号とが入力されるワード線駆動信号生成回路22が接続されている。 - 特許庁
The first pre-coding transmission matrix acquired is used to perform iterative computation of a final pre-coding transmission matrix and a decoding matrix of a receiver until establishing a preset condition.例文帳に追加
取得した第1のプリコーディング送信行列を用いて、予め設定した条件が成り立つまで、最終のプリコーディング送信行列と受信器の復号行列との繰り返し計算を行う。 - 特許庁
In the test mode, a row decoder fixes pre-decoding signals RX0-RX3 to an activated state, and word lines selected for writing a test pattern in a short time are activated en bloc by controlling pre-decoding signals X0-X3 in accordance with the test signal in the test mode.例文帳に追加
テストモードにおいて、ロウデコーダは、プリデコード信号RX0〜RX3を活性化状態に固定し、プリデコード信号X0〜X3をテストモードにおいてテスト信号に応じて制御することにより、テストパターンを短時間で書込むために選択したワード線を一括して活性化する。 - 特許庁
In the pre-coding processing method, a receiver initial decoding matrix is defined as a unit matrix with the number of receiving antennas as the number of floors.例文帳に追加
本発明に係るプリコーディング処理方法において、受信器初期復号行列を、受信アンテナ数を階数とする単位行列とする。 - 特許庁
The receiver initial decoding matrix and an MMSE criterion are used to calculate an initial pre-coding transmission matrix corresponding to each of user data streams.例文帳に追加
受信器初期復号行列とMMSE基準を用いて、各ユーザデータストリームに対応する初期プリコーディング送信行列を算出する。 - 特許庁
To provide an error control apparatus using a reserved bit which can improve error correction performance by applying pre-decoding through masking to the reserved bit included in received data before decoding the received data, and after that, decoding the data in an ultra-wide band modem.例文帳に追加
超広帯域モデムにおいて、受信データをデコーディングする前に、受信データに含まれる予備ビットに対してマスキングを通じたプリデコーティングを行い、その後にデコーディングを行うようにすることで、誤り訂正能力を向上させることができる、予備ビットを用いた誤り制御装置を提供すること。 - 特許庁
To execute best decoding without error even in the case of dividing a pre-code signal and adding a specific pattern at a front and an end of each divided data.例文帳に追加
プリコード信号を分割して各分割データの先頭や末尾に固有パターン等を付加しても、最尤復号を復号誤りなくできるようにする。 - 特許庁
On the basis of a view history of a user and channel information under displaying at present or the like, a control part 102 sets priority for the channel to which pre-decoding is applied.例文帳に追加
ユーザの視聴履歴や、現在表示中のチャンネル情報に基づいて、先行デコードを行うチャンネルに関する優先度を制御部102が設定する。 - 特許庁
In a turbo decoder 100, a tail processing section 151, 152 calculates beforehand a path metric value β from reception likelihood of a tail portion as pre-processing of iterative decoding processing, and an iterative decoding processing section (soft determination decoding sections 111, 112, interleavers 121, 122) uses the path metric value β to perform iterative decoding only upon a code word body portion.例文帳に追加
ターボ復号器100では、テイル処理部151、152が、反復復号処理の前処理として、テイル部分の受信尤度からそのパスメトリック値βを予め算出し、反復復号処理部(軟判定復号部111、112、インタリーバ121、122)が、パスメトリック値βを用いて、符号語本体部分についてのみ反復復号を行う。 - 特許庁
Further, by subtraction with signals delayed for a preamble period, the mutual crosstalk portion is calculated, the mutual crosstalk portion is subtracted from the pre-decoding signals of an opposite party, then equalization is performed, demodulation is performed, error correction is performed, decoding is performed, and the TS is outputted.例文帳に追加
さらに、プリアンブル期間遅延させた信号との減算により、相互クロストーク分を算出し、相手の復号前信号から相互クロストーク分を差し引きしてから等化し復調し誤り訂正して復号しTSを出力する。 - 特許庁
When the instruction arranged further behind is nullified, the instruction to be nullified is skipped from an instruction pre-reading means and transferred to an instruction decoding means.例文帳に追加
さらに後方に配置された命令が無効化されるとき命令先読み手段から無効化すべき命令をスキップして命令解読手段に命令を転送させる。 - 特許庁
The pre-decoder buffer is variable in size and has a variable initial buffering time for receiving the transmitted packets from the source server prior to decoding in the decoder.例文帳に追加
前置復号器バッファは、サイズが可変であり、復号器での復号化の前に、ソースサーバーから送信されたパケットを受信するための可変初期バッファリング時間を有している。 - 特許庁
The detector comprises a pre-processing section for acquiring channel decoding information on the basis of channel estimation from the header; a storage means for storing the channel decoding information; and a data processing section for processing one or the plurality of data symbols with reference to the stored channel decoding information.例文帳に追加
該検出器は、前記ヘッダからのチャネル推定に基づき、チャネル復号情報を得る前処理部と、前記チャネル復号情報を記憶するように動作する記憶手段と、前記1又は複数のデータシンボルを前記記憶されたチャネル復号情報を参照して処理するように動作するデータ処理部とを含む。 - 特許庁
To provide a compressed data transmitting device and a compressed data transmission method capable of transmitting compressed coded data to a decoding processor at appropriate timing without interposing an exclusive interface between the decoding processor and its pre-stage circuit.例文帳に追加
復号化処理部とその前段の回路との間に専用のインターフェースを介在させることなく、圧縮符号化データを復号化処理部に適切なタイミングで転送することができるようにした圧縮データ転送装置及び圧縮データ転送方法を提供する。 - 特許庁
The power control part 40 stops supplying power to the power control parts 38 and 39, the control circuit 33, a pre-decoding circuit 34 and an input circuit 35 when the memory module is on standby.例文帳に追加
電源制御部40は、メモリモジュールのスタンバイ時に、電源制御部38,39、制御回路33、プリデコード回路34、および入力回路35への電源供給を停止する。 - 特許庁
While encoding process is executed on a certain stage, decoding processing is executed in parallel on the pre-stage as a verification of the encoding processing in the preceding cycle.例文帳に追加
あるステージにおいて符号化処理が実行されている時、その1つ前段のステージでは、直前のサイクルにおける符号化処理の検証としての復号処理が並行して実行される。 - 特許庁
An inputted data bitstream are decoded separately for three bits, and any one of two pre-decoding methods is selected in accordance with characteristics of a code value of the inputted data bitstream.例文帳に追加
入力されるデータビットストリームを3ビットずつ分離してデコーディングし、かつ入力されるデータビットストリームのコード値の特性によって2つのプレデコーディング方法の何れかを選択する。 - 特許庁
A WTRU sends a pre-defined burst signifying a negative acknowledgement (NACK) to a Node-B via a contention-based shared feedback channel if decoding of a signal from the Node-B is not successful.例文帳に追加
WTRUはNode−Bからの信号の復号に成功しなかった場合、コンテンションベースの共用フィードバックチャネルを介して、否定応答(NACK)を表す事前定義されたバーストをNode−Bに送信する。 - 特許庁
To improve the subjective quality of a decoding signal by reducing occurring pre-echo/post-echo without a significant increase in bit rate in a band extension technique in a frequency domain represented by SBR (Spectral Band Replication).例文帳に追加
SBRに代表される周波数領域での帯域拡張技術において、ビットレートを著しく増大させることなく、発生するプリエコー・ポストエコーを軽減し復号信号の主観的品質を向上させる。 - 特許庁
To improve subjective quality of a decoding signal by reducing occurring pre-echo/post-echo without increasing remarkably a bit rate in band extension technique in a frequency domain represented by SBR.例文帳に追加
SBRに代表される周波数領域での帯域拡張技術において、ビットレートを著しく増大させることなく、発生するプリエコー・ポストエコーを軽減し復号信号の主観的品質を向上させる。 - 特許庁
To provide a video processing system that adaptively generates and processes volume/file structure and navigation data of different data format in distinct modes including pre-processing, contemporaneous and processing modes for decoding, recording and other applications.例文帳に追加
ビデオ処理システムは、異なるデータフォーマットのボリューム/ファイル構造及びナビゲーションデータを、前処理、同時発生及び処理モードを含む異なるモードで、復号化、書込及び他のアプリケーションの為に適応的に生成、処理する。 - 特許庁
An image information analysis section 103 measures a statistic of the division image information 109 while referencing the code attribute information 109 to provide an output of image quality control information 110 taking a coding/decoding environment of a pre-stage into account.例文帳に追加
画像情報分析部103は、符号属性情報107を参照しながら分割画像情報109の統計量を測定して前段の符号化・復号環境を加味した画質制御情報110を出力する。 - 特許庁
A first embodiment involves a UE physical layer L1, that is configured for interpreting a paging indicator (PI) to activate a preset decoding setting to process paging data in a pre-specified paging channel (PCH).例文帳に追加
第1の実施形態は、ページングインジケータ(PI)を解釈して、事前設定されたデコード設定をアクチベートして事前指定されたページングチャネル(PCH)におけるページングデータを処理するようにUEの物理層L1が設定されることに関する。 - 特許庁
The column decoder activates a column selection line specifying a column inputting and outputting parallel data pf 2N pieces by generating a pre-decoding signal of 2N pieces utilizing the prescribed numbers out of a plurality of bits constituting a column address.例文帳に追加
カラムデコーダは、カラムアドレスを構成する複数のビットのうち所定数のビットを利用して2N個のプリデコーディング信号を発生することによって、2N個の並列データを入/出力させるべきカラムを指定するカラム選択ラインを活性化する。 - 特許庁
The error control apparatus 200 includes a mask indicator 212 for outputting mask data, a pre-decoder 210 for performing masking for the reserved bit included in the received data by using the mask data output from the mask indicator 212, and a decoder 220 for decoding the masked received data.例文帳に追加
マスクデータを出力するマスクインジケータ212と、マスクインジケータ212が出力したマスクデータを用いて、受信データに含まれる予備ビットに対してマスキングを行うプリデコーダ210と、マスキングされた受信データに対してデコーディングを行うデコーダ220とを含む誤り制御装置200。 - 特許庁
In a redundant row decoder 4 of a DRAM, plural N channel MOS transistors 31a, 32a receiving a pre-decoding signal X0 allotted to word lines WL corresponding to each gate are connected in series between one side of terminals of each fuse (e.g. 30a) and a line of a ground potential GND.例文帳に追加
DRAMの冗長行デコーダ4において、各ヒューズ(たとえば30a)の一方端子と接地電位GNDのラインとの間に、各々ゲートがともに対応のワード線WLに割当てられたプリデコード信号X0を受ける複数のNチャネルMOSトランジスタ31a,32aを直列接続する。 - 特許庁
Upon the receipt of a received signal vector, a path gain matrix, and a received SIR from a path gain / noise power estimate section 41 as input data from a reception antenna section 3, a re-transmission decision and pre-processing section 42 of a decoding section 4 decides whether the received SIR exceeds an SIR threshold value.例文帳に追加
復号部4の再送判定及び前処理部42は受信アンテナ部3からの入力データとして受信信号ベクトル、パスゲイン行列、受信SIRがパスゲイン・雑音電力推定部41から入力されると、受信SIRがSIR閾値を超えているかを判断する。 - 特許庁
To provide a method and device for estimating error rate, by which the estimating accuracy of the error rate of received data, namely, the pre- decoding error rate of transmission line can be improved with a simple constitution, by solving the trouble of the conventional error rate estimating method that the method is difficult to accurately estimate the error rate of the transmission line.例文帳に追加
従来の誤り率推定方法は、正確な伝送路の誤り率の推定が困難であるという問題点があったが、本発明は、簡単な構成で復号前の誤り率、即ち伝送路の誤り率の推定精度を向上できる誤り率推定方法及び誤り率推定装置を提供する。 - 特許庁
The technology adopts a configuration such that when the coded stream of a moving picture encoded by the in-loop filter processing is decoded to carry out re-encoding, an image just before the in-loop filter processing in a decoding section is outputted, and the re-encoding is applied to the video image by completely or almost taking over coding parameters of the pre-stage.例文帳に追加
ループ内フィルタ処理を伴って符号化された動画像の符号化ストリームを復号して再符号化するときにあって、復号部におけるループ内フィルタ処理直前の画像を出力して、その映像に対して、前段の符号化パラメータを完全継承したり、そのほとんどを継承しながら再符号化を行うという構成を採る。 - 特許庁
This device is a semiconductor memory consisting of a plurality of memory cells arranged along a row and a column, word lines connected to all rows are pre-charged (standby state) based on specification of a row address externally specified, that is, activation of address buffer output, simultaneously, redundancy discrimination operation and address decoding operation are started in parallel.例文帳に追加
本発明の半導体記憶装置は、行及び列に沿って配列された複数のメモリセルからなる半導体記憶装置であり、外部から指定される行アドレスの指定、即ちアドレスバッファ出力の活性化を契機として、全ての行に接続されるワード線をプリチャージ(待機状態)し、同時に冗長判定動作とアドレスデコード動作を並行して開始する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|