pre-equalizationとは 意味・読み方・使い方

To provide a read amplifier circuit in which the equalization of a pair of read line is started simultaneously when an output signal is inputted to a pre-amplifier.例文帳に追加

出力信号をプリアンプに入力すると同時にリード線対のイコライズを開始するリードアンプ回路を提供する。 - 特許庁

To perform positive, negative variance pre-equalization even without holding an amount of data beforehand by switching a control point of optical phase adjustment in response to a code of a pre-equalized variance amount.例文帳に追加

光位相調整の制御ポイントを予等化分散量の符号に応じて切り替えることで、多量のデータを保持しておかなくても、正・負の分散予等化を行うことを可能にする。 - 特許庁

At the same time when a pre-amplifier 40 is activated by the pre-amplifier-enable signal PAE, a pair of read-line GIOR, /GIOR are intercepted from the pre-amplifier 40, then the equalization of the read lines GIOR, /GIOR is started by P channel MOS transistors 35-37.例文帳に追加

そして、プリアンプイネーブル信号ＰＡＥによりプリアンプ４０が活性化されると同時にリード線対ＧＩＯＲ，／ＧＩＯＲとプリアンプ４０が遮断され、ＰチャネルＭＯＳトランジスタ３５〜３７によりリード線ＧＩＯＲ，／ＧＩＯＲのイコライズが開始される。 - 特許庁

An ALC processing part that adjusts a signal level of output of an adaptive equalization part to a target value is provided in a post-stage of the adaptive equalization part and a pre-stage of a frequency off-set estimation and compensation part.例文帳に追加

光デジタルコヒーレント受信器内の適応等化部の後段であって、周波数オフセット推定・補償部の前段に、適応等価部の出力の信号レベルを目標値に調整するＡＬＣ処理部を設ける。 - 特許庁

An equalizing circuit connects a pair of bit lines each other, while connects the pair of bit lines to a pre-charge voltage line, in response to activation of an equalization control signal.例文帳に追加

イコライズ回路は、イコライズ制御信号の活性化に応答して、ビット線対を相互に接続するとともにビット線対をプリチャージ電圧線に接続する。 - 特許庁

Also, operation speed is increased compared wit the case in which pre-charge and equalization are performed with only one system in the internal voltage drop circuit 11 of conventional technology.例文帳に追加

また、従来技術の内部降圧回路１が１系統のみによってプリチャージおよびイコライズが行われる場合と比べて動作速度が高速化する。 - 特許庁

In a pair of complementary type bit lines BL1/BL1# connected to a selected memory cell 3a, pre-charging and equalization are performed by supplying electric power from two systems of an internal voltage drop circuit 11 and a Vcc pre-charge circuit 12.例文帳に追加

選択されたメモリセル３ａに接続された相補型ビット線対ＢＬ１／ＢＬ１＃は、内部降圧回路１１とＶｃｃプリチャージ回路１２との２系統からの電力供給によってプリチャージおよびイコライズが行われる。 - 特許庁

To provide a programmable transmission SCSI equalization providing a controlled starting time and/or a synchronized buffer for pre-compensation.例文帳に追加

制御された立上時間を提供する及び／又はプリコンペンセーションのための同期されたバッファを提供するプログラマブルな伝送ＳＣＳＩイコライゼーションを提供すること。 - 特許庁