| 例文 (321件) |
ソース接地の部分一致の例文一覧と使い方
該当件数 : 321件
電力増幅装置は、接地のためのビアホールと接続する接地部と、接地部を接続するソース電極接地導体と、ソース電極接地導体に連結したソース電極と、ソース電極接地導体に接触しない内側ソース電極と、ドレイン電極と、ゲート電極と、内側ソース電極と接地部とを直接接続する接地ブリッジと、を備える。例文帳に追加
The power amplification device comprises: grounding parts connected to via holes for grounding; a source electrode grounding conductor which connects grounding parts; a source electrode coupled to the source electrode grounding conductor; an inner source electrode which is not in contact with the source electrode grounding conductor; a drain electrode; a gate electrode; and a grounding bridge directly connecting the inner source electrode and the grounding parts. - 特許庁
低雑音増幅回路１１はＮＭＯＳソース接地アンプ１Ａ及びＰＭＯＳソース接地アンプ２Ａの直列接続により構成される。例文帳に追加
The low-noise amplifying circuit 11 is constituted by connecting an NMOS source-grounded amplifier 1A and a PMOS source-grounded amplifier 2A in series. - 特許庁
半導体支持基板１０は、ソース電極８に接続され接地されている。例文帳に追加
The semiconductor base substrate 10 is grounded by being connected to the source electrode 8. - 特許庁
また、MOSトランジスタMN21のソースが電源線SAN(接地線)と接続されている。例文帳に追加
Moreover, the source of the MOS transistor MN21 is connected to a power source line SAN (grounding line). - 特許庁
ＳＲＡＭセルは、ソースが接地されたＮＭＯＳトランジスタＱ７を有する。例文帳に追加
The SRAM has a source-earthed NMOS transistor Q7. - 特許庁
論理回路およびメモリ回路の接地ソース電極線を動作時には、接地電位に保ち、選択されない待機時には接地ソース電極線を接地電位より高い電圧に保つ。例文帳に追加
A ground source electrode wire of a logic circuit and a memory circuit is kept at a ground potential at the time of an operation, and the ground source electrode wire is kept at a voltage higher than the ground potential at the time of standby during which it is not selected. - 特許庁
ソース接地トランジスタＭ_1、ゲート接地トランジスタＭ_2、および負荷抵抗Ｒ_Lからカスコード接続回路１１を構成し、ソース接地トランジスタＭ_1のドレイン端子とゲート接地トランジスタＭ_2のソース端子と間に第１のインダクタＬ_1を設ける。例文帳に追加
A cascode-connected circuit 11 is composed of a source-grounded transistor M_1, a gate-grounded transistor M_2 and a load resistance R_L, and a first inductor L_1 is disposed between a drain terminal of the source-grounded transistor M_1 and a source terminal of the gate-grounded transistor M_2. - 特許庁
カスコード接続トランジスタは、入力信号を受けるソース接地トランジスタと、このソース接地トランジスタのドレイン端子と接続し、出力信号を出力するゲート接地トランジスタとを含む。例文帳に追加
A cascode-connected transistor has a source-grounded transistor receiving an input signal, and a gate-grounded transistor connected to a drain terminal of the source-grounded transistor to output an output signal. - 特許庁
両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。例文帳に追加
The gates of both transistors are interconnected, and when the source of one transistor is grounded, the difference of gate/source voltage is the source voltage of the other transistor, and this source voltage is Vref. - 特許庁
さらに、各ソース線に接地電位よりも高く電源電位よりも低いソースバイアス電位を供給する複数のソースバイアス制御回路１２１が各ソース線に対応して設けられる。例文帳に追加
Moreover, a plurality of source bias control circuits 171 which supply source bias potentials higher than a ground potential and lower than a power source potential to the respective source wires are provided corresponding to the respective source wires. - 特許庁
両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。例文帳に追加
When the gates of the two transistors are interconnected and the source of either transistor is grounded, the gate-source voltage difference is the source voltage of the other transistor, and the source voltage is Vref. - 特許庁
ゲート接地回路１０１の出力をソースフォロア回路１０２の入力にカスケード接続し、ソースフォロア回路１０２のソース端子には、レベルシフト回路１０３とソースフォロア負荷抵抗１０４を接続する。例文帳に追加
Output of a gate ground circuit 101 is cascaded to input of a source follower circuit 102, and a level shift circuit 103 and a source follower load resistor 104 are connected to a source terminal of the source follower circuit 102. - 特許庁
ソース接地トランジスタ１０１−１〜１０１−８のソースをソース電位入力端子１１４−１〜１１４−８に接続し、これらのソース電位を個別に設定する。例文帳に追加
Each source of source grounded transistors 101-1 to 101-8 is connected to source electric potential input terminals 114-1 to 114-8 and these electric potentials are set up individually. - 特許庁
両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。例文帳に追加
When the gates of the both transistors are connected to each other and the source of one of the transistors is grounded, the above gate-to-source voltage becomes the source voltage of the other transistor that corresponds to Vref. - 特許庁
ソース電位が零ボルトのソース接地トランジスタは、電圧ゲインに寄与し、良好な波形の増幅信号を出力する。例文帳に追加
Source grounded transistors of zero volt source electric potential contribute to the voltage gain of the entire amplifier and output an amplified signal of a proper waveform. - 特許庁
ソース電位が＋０．８ボルトのソース接地トランジスタの電圧ゲインは零となり、増幅器全体の電圧ゲインに寄与しない。例文帳に追加
The voltage gain of source grounded transistors of 0.8 volt source electric potential becomes zero so that it does not contribute to voltage gain of the entire amplifier. - 特許庁
ソース電位が零ボルトのソース接地トランジスタの個数により、電圧ゲインの大小を調節できる。例文帳に追加
According to the number of source grounded transistors with zero volt source electric potential, the size of voltage gain can be adjusted. - 特許庁
Ｑ６のドレインを電源に接続し、Ｑ７のソースを接地し、Ｑ６のソースにＱ７のドレインを接続する。例文帳に追加
The drain of Q6 is connected to a power source, the source of Q7 is grounded and the drain of Q7 is connected to the source of Q6. - 特許庁
差動単相変換回路１は、ソースフォロア増幅器１０とソース接地増幅器２０から構成される。例文帳に追加
The conversion circuit 1 for converting a differential signal into a single-phase signal is composed of a source-follower amplifier 10 and a source-grounded amplifier 20. - 特許庁
アクセストランジスタＡＴＲのソースは、接地電圧ＧＮＤを供給するソース線ＳＬ１〜ＳＬｎと接続される。例文帳に追加
The sources of the access transistors ATR are connected to source lines SL1 to Sln for for supplying a ground voltage GND. - 特許庁
トランジスタ６１１のソース電極は電源線３２４に接続され、トランジスタ６１２のソース電極は接地線３２５に接続されている。例文帳に追加
The source electrode of the transistor 611 is connected to a power line 324 and the source electrode of a transistor 612 is connected to a ground line 325. - 特許庁
電源線６及び接地線４に接続された被制御回路１のソース線５と、前記接地線４との間に、前記ソース線５の電位を制御するソース制御回路２と、前記ソース線５と前記接地線４とを導通、非導通状態へ制御する、前記ソース制御回路２と並列に接続された遮断スイッチ回路３とを有する。例文帳に追加
The structure includes: a source control circuit 2 for controlling a potential of a source line 5, which exists between the source line 5 of a controlled circuit 1 connected between a power line 6 and a ground line 4 and the ground line 4; and a cutoff switch circuit 3 for switching between connection and disconnection of the source line 5 and the ground line 4, which is connected in parallel with the source control circuit 2. - 特許庁
ソース電極２１８が、所定の電圧を供給され、ドレイン電極２２０がグランドに接地される。例文帳に追加
A predetermined voltage is supplied to the source electrode 218 and the drain electrode 220 is grounded. - 特許庁
トランジスタＱ１のドレインは抵抗Ｒ０に接続され、ソース及びゲートはともに接地されている。例文帳に追加
A drain of the transistor Q1 is connected to the resistor R0 while both source and gate grounded. - 特許庁
書込むＲＯＭデータによって仮想接地ラインにセルトランジスタのソースを選択的に連結する。例文帳に追加
A source of a cell transistor is connected selectively to the virtual ground line by ROM data being written. - 特許庁
スイッチング素子７にはＮチャネルのＭＯＳＦＥＴが使用され、ソースが接地されている。例文帳に追加
An N-channel MOSFET used for the switching device 7 and a source is grounded. - 特許庁
各カラムアンプ部（１０４）は、ソース接地型アンプ回路を単一段で構成したものである。例文帳に追加
Each column amplifier part (104) is constituted of a source ground type amplifier circuit in single stage. - 特許庁
スイッチングトランジスタＭ１は、ソースが接地されドレインが第１端子１０２に接続される。例文帳に追加
A switching transistor M1 has a grounded source and a drain connected to a first terminal 102. - 特許庁
ブラシ１２ａは、駆動素子２３のドレインに接続され、駆動素子２３のソースは接地されている。例文帳に追加
The brush 12a is connected to a drain of a driving element 23 whose source is grounded. - 特許庁
ブラシ１２ｂは、駆動素子２４のドレインに接続され、駆動素子２４のソースは接地されている。例文帳に追加
The brush 12b is connected to a drain of a driving element 24 whose source is grounded. - 特許庁
これにより、ソース線ＳＬと共通電極ＣＬとは、共に接地電位ＶＳＳに設定される。例文帳に追加
Thereby, both of the source line SL and the common electrode CL are set into the earth potential VSS. - 特許庁
ＮチャネルＭＯＳトランジスタＭ_1，Ｍ_2の各ソースは、接地電位に接続されている。例文帳に追加
Each source of the n-channel MOS transistors M_1, M_2 is connected to grounding potential. - 特許庁
スイッチ７４は、駆動トランジスタ６２のソースと接地電位ＧＮＤとの間に接続される。例文帳に追加
The switch 74 is connected between the source of the drive transistor 62 and the ground potential GND. - 特許庁
接地電位パッド２とＭＯＳトランジスタのソースとの間に保護回路を接続する。例文帳に追加
A protective circuit is connected between an earth potential pad 2 and a source of a MOS transistor. - 特許庁
ソース接地されたＦＥＴ１１のゲートに、制御電圧Ｖｃのバイアスをかける。例文帳に追加
A control voltage Vc is used to bias the gate of the common source FET 11. - 特許庁
それぞれの接地線は、所定の数設けられたメモリセルのソースと電気的に接続して構成する。例文帳に追加
Respective ground lines are connected electrically to sources of the prescribed number of memory cells arranged. - 特許庁
そしてそれぞれのＴｒのソースは接地され、ゲートは制御部１９に接続される。例文帳に追加
The sources of the Trs are grounded, with a gate connected to a control part 19. - 特許庁
ＮＭＯＳオフトランジスタ１５のソース電極１８を接地ライン４に接続する。例文帳に追加
A source electrode 18 of the NMOS off transistor 15 is connected to a ground line 4. - 特許庁
第１トランジスタ３のソースは接地され、そのゲートには、一端が接地された抵抗４が接続されている。例文帳に追加
The source of the first transistor 3 is grounded, and to the gate, a resistor 4 of which one end is grounded is connected. - 特許庁
可変群遅延特性補償装置、ＦＥＴソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器例文帳に追加
VARIABLE GROUP DELAY CHARACTERISTICS COMPENSATING DEVICE, FET SOURCE GROUND AMPLIFIER, EMITTER GROUND AMPLIFIER AND VARIABLE GAIN AMPLIFIER - 特許庁
カスコードトランジスタはソース接地トランジスタとゲート接地トランジスタとが直列に接続されて構成されていることを特徴とする。例文帳に追加
The cascode transistor is configured by connecting in series a source grounded transistor and a gate grounded transistor. - 特許庁
ソース接地型周波数混合回路（ミキサ回路）の線形性を改善する接地端子の割当て方法を提供する。例文帳に追加
To realize a method for assigning ground terminals for improving the linearity of a source ground type frequency mixing circuit(mixer circuit). - 特許庁
また、抵抗素子は、ソース接地トランジスタとゲート接地トランジスタとが接続されている接続ノード間を接続していることを特徴とする。例文帳に追加
The resistance element connects connecting nodes to which the source grounded transistor and the gate grounded transistor are connected. - 特許庁
| 例文 (321件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
