「ターンオフ損失」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法の提供。例文帳に追加

To provide a method of fabricating a reverse-blocking insulated gate bipolar transistor which can reduce the occupation area ratio of an isolation region per chip, which becomes a problem even in the case of a thin wafer (semiconductor substrate) having a thickness of ≤150 μm, which can avoid the tradeoff between an on-voltage characteristic and turn-off loss, and also can reduce diffusion time. - 特許庁

オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法の提供。例文帳に追加

To provide a reverse blocking insulated gate type bipolar transistor for reducing the occupation area ratio of the isolation region per chip, which becomes a problem if the thickness of a thin wafer (semiconductor substrate) is equal to 150 μm or less, which can avoid the tradeoff between on voltage property and turn off loss, and also for shortening diffusion time, and its fabrication method. - 特許庁

主スイッチング素子１の例えばオン期間中に、電源電圧１１によりコンデンサ１５を充電し、このコンデンサ１５に蓄積された電圧を、主スイッチング素子１がオフする際の逆バイアス電源として用いることより、特に負電圧用の電源を用いることなく高速なターンオフ動作を可能にし、スイッチング損失の低減化を図る。例文帳に追加

A power supply voltage 11 charges the capacitor 15, for example, during on of the main switching element 1, and voltage stored in the capacitor 15 is used as a reverse bias power supply when the main switching element 1 is turned off to thereby enables a high-speed turning-off operation without using a power supply for negative voltage in particular so that a switching loss can be reduced. - 特許庁

また、ターンオフ時において、出力トランジスタＳＷ１の出力電流Ｉ_ＤＳが変化し始めるまでの期間は、ゲート電流Ｉ_Ｇを大電流にしてスイッチング時間を短縮させることによりスイッチング損失を低減させ、出力トランジスタＳＷ１の出力電流Ｉ_ＤＳの変化時にはゲート電流Ｉ_Ｇを減衰させてノイズを低減させる。例文帳に追加

The gate current I_G is changed into the large current and the switching loss is lowered by shortening the switching time for a period when the output current I_DS of the output transistor SW1 begins to change in case of turn-off, and the gate current I_G is attenuated and noise is reduced when the output current I_DS of the output transistor SW1 is altered. - 特許庁

本発明は電力変換回路の電力損失とノイズが低減できるソフトスイッチング型のフルブリッジ或いはハーフブリッジ回路を構成する半導体スイッチのターンオフ時の電圧波形のリンギング（減衰振動）の振幅と周波数の低減を図り、伝導及び輻射ノイズの少ない電力変換回路を提供する。例文帳に追加

To provide a power conversion circuit with little transmission and radiation noise by reducing the amplitude and frequency of the ringing (attenuated) of a voltage waveform during turning off a semiconductor switch forming a soft switching full-bridge or half-bridge circuit capable of suppressing power loss and noise in the power conversion circuit. - 特許庁

各電力用半導体をオン／オフ駆動するとき、各電力用半導体の電流変化率（ｄｉ／ｄｔ）を抑制し易くするとともに、ターンオフするときの損失を小さくしながら、各電力用半導体がアンバランス状態になっている時間を短くして、各電力用半導体にかかる負荷を均一化し、各電力用半導体の破壊事故を低減する。例文帳に追加

To facilitate suppression of the current variation rate (di/dt) of each power semiconductor at the time of on/off driving and to reduce failure of each power semiconductor by shortening the time when it is in unbalanced state while reducing loss at the time of turn off thereby equalizing the load being applied to each power semiconductor. - 特許庁