「加算される」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

コストに加算される利潤の比率例文帳に追加

interest ratio added to cost  - EDR日英対訳辞書

value 1i加算される定数を指定する。例文帳に追加

Specifies the constant value that is to be added. visual - XFree86

通常2～3割加算される。例文帳に追加

Usually 20 to 30% of the regular fare is added.  - Wikipedia日英京都関連文書対訳コーパス

通常2割加算される。例文帳に追加

Usually 20% of the regular fare is added.  - Wikipedia日英京都関連文書対訳コーパス

これによって画素信号が加算される。例文帳に追加

Thus, pixel signals are added. - 特許庁

加算器６１によって加算された値は、累算器６２に供給される。例文帳に追加

Values added by the adder 61 are supplied to an accumulator 62. - 特許庁

垂直演算部９は、その水平加算画素値のうち垂直加算範囲に含まれる水平加算画素値を加算し、加算された水平加算画素値を加算画素値として出力する。例文帳に追加

The vertical calculation part 9 adds a horizontal addition pixel value contained in the vertical addition range among the horizontal addition pixel values, and outputs the added horizontal addition pixel values as an addition pixel value. - 特許庁

加算角αは、必要時に、加算角変更部２５によって変更される。例文帳に追加

An addition angle change unit 25 changes the addition angle α as required. - 特許庁

また、共鳴器の各々の出力は加算器５５により加算される。例文帳に追加

Further, outputs of respective resonators are added by an adder 55. - 特許庁

そして、合成部５２Ｉは、加算部４６Ａ，４６Ｂから得られる信号を加算し、合成部５２Ｑは、加算部４８Ａ，４８Ｂから得られる信号を加算する。例文帳に追加

A synthesizing part 52I adds signals obtained from addition parts 46A, 46B, and a synthesizing part 52Q adds signals obtained from addition parts 48A, 48B. - 特許庁

加算器３ａの出力と加算器３ｂの出力とが加算器３ｃで加算され、半波整流回路１ｅに入力される。例文帳に追加

The output of the adder 3a and the output of the adder 3b are added by an adder 3c, and input to the half wave rectifying circuit 1e. - 特許庁

加算部５３５では，乗算結果が加算され，加算結果は，後段のパターンキャンセル／同相加算部に与えられる。例文帳に追加

In the addition part 535, the multiplied results are added, and an added result is supplied to the pattern cancellation/common-mode addition part of the poststage. - 特許庁

ＣＵは、加算される持点に相当する持点加算指示を行なうための持点加算情報をＰ台へ送信し、Ｐ台において遊技玉数の加算処理を行ない、その加算処理の間に生じた加算玉数および減算玉数と加算の後の遊技玉数とを含む動作応答をＣＵに返信する。例文帳に追加

The CU transmits, to the Pachinko machine, the point addition information for addition instruction of points corresponding to points to be added, and the Pachinko machine performs addition processing of a game ball number and returns operation response including an increased game ball number and a decreased game ball number resulted during the addition processing, and a game ball number after the addition processing. - 特許庁

ＣＵは、加算される持点に相当する持点加算指示を行なうための持点加算情報をＰ台へ送信してもＰ台において持点の加算ができないことを判別したときに、Ｐ台に対し強制的に持点の加算を行わせる強制加算情報を送信して強制加算処理を行なう。例文帳に追加

The CU performs forcible addition processing by transmitting forcible addition information to forcibly make the Pachinko machine perform addition of the points when it is determined that the Pachinko machine cannot perform the addition of the points even if the point addition information for addition instruction of the points corresponding to the points to be added is transmitted to the Pachinko machine. - 特許庁

減衰された信号は、加算器２３でＩ信号と加算されて出力端子Ｔ３より出力される。例文帳に追加

The attenuated signal is added to the I signal by an adder 23 and is output from an output terminal T3. - 特許庁

信号Ｄと信号Ｇが加算回路３０３によって加算され、信号Ｈが出力される。例文帳に追加

An addition circuit 303 adds a signal D to the signal G and outputs a signal H. - 特許庁

セレクタの出力は記憶値と加算器３０３で加算され合計値とされる。例文帳に追加

The outputs of the selectors are added to storage values by an adder 303 into a total value. - 特許庁

加算器１１ｃでは、ＵＳに遅延させたＢＳが加算され、ＵＳ＋ＢＳが生成される。例文帳に追加

By an adder 11c, the delayed BS is added to the US and US+BS is generated. - 特許庁

加算器１４では、供給された出力が加算され、伝送路１５を介して受信側へ伝送される。例文帳に追加

An adder 14 adds supplied outputs and transmits the added value to the receiving side through a transmission line 15. - 特許庁

加算器１１ｄでは、ＵＳに遅延させたＡＳが加算され、ＵＳ＋ＡＳが生成される。例文帳に追加

By an adder 11d, the delayed AS is added to the US and US+AS is generated. - 特許庁

そしてこの加算器１２からの加算信号が加算器１４に供給され、この加算器１４で四捨五入を行うための発生器１５からの値“０．１”の相当する値が加算される。例文帳に追加

The add signal from the adder 12 is fed to an adder 14, a value equivalent to '0.1' from the generator 15 is added in order to perform rounding in the adder 14. - 特許庁

モデル加速度データと、速度誤差データと、位置誤差データとが加算器９１で加算され、その加算結果がドライバ６３、６４へ供給される。例文帳に追加

The model acceleration data, the speed error data and the position error data are added by an adder 91, and the addition result are supplied to drivers 63, 64. - 特許庁

差分値S53 は加算値S54 に変換され、加算値S54 に履歴値S58 が加算されて履歴値S55 が出力される。例文帳に追加

The difference value S53 is converted to an adding value S54 and a history value S58 is added to the adding value S54, then a history value S55 is outputted. - 特許庁

第３の輪郭補正信号ＡＭ３が輝度信号ＹＳ１に加算回路２０３により加算される。例文帳に追加

The third contour correction signal AM3 is added to the luminance signal YS1 by an adding circuit 203. - 特許庁

生成されたデジタルデータは、加算器１２により、入力デジタルデータの最下位ビットに加算される。例文帳に追加

An adder 12 adds the generated digital data to the least-significant bit of the received digital data. - 特許庁

この抽出された成分は、加算器３２によってＶＣＯ２０の制御電圧に加算される。例文帳に追加

An adder 32 adds the extracted component to a control voltage of a VCO 20. - 特許庁

音声信号とセンサ信号は加算器１で加算され、ＦＭ変調器２でＦＭ変調される。例文帳に追加

In this FM modulation circuit, the sound signal and the sensor signal are added with each other and frequency-modulated by the FM-modulator 2. - 特許庁

加算画像生成部は、加算単位を順次画素シフトさせながら加算単位に含まれる画素値を重み付け加算して加算画像Ａ_１〜Ａ_３を取得する。例文帳に追加

The added image generating section acquires added images A_1 to A_3 by weight-adding pixel values included in an addition unit while successively pixel-shifting the addition unit. - 特許庁

加算画像生成部は、撮像画像ｆｘにおいて加算単位を順次画素シフトさせ、加算単位に含まれる画素値を重み付け加算して加算画像Ａ_１〜Ａ_４を取得する。例文帳に追加

The added image generating section successively pixel-shifts an addition unit in a captured image fx, and acquires added images A_1 to A_4 by weight-adding pixel values included in the addition unit. - 特許庁

加算回路３では、単セル毎の端子電圧がそれぞれ加算され、その加算電圧Ｅａｄｄは、差電圧検出回路５へ供給される。例文帳に追加

An addition circuit 3 adds the terminal voltages of each unit cell together, and a resulting added voltage Eadd is supplied to a differential voltage detecting circuit 5. - 特許庁

加算回路１０Ｃにて２つの遅延回路１０Ａ，１０Ｂから出力された信号は加算割合係数が乗算され、加算される。例文帳に追加

The output signal outputted from two delay circuits 10A, 10B is multiplied by addition ratio coefficient, added. - 特許庁

これらの加算結果は、加算された被加算数の個数によって除算され（７４）、次に、雑音係数を求めるために反転される（７６）。例文帳に追加

The addition results are divided by the number of data being added (74), and then are inverted to obtain a noise figure (76). - 特許庁

パルス幅データS22は加算部23でパルス幅データS25が加算され、パルス幅データS23が出力される。例文帳に追加

Pulse width data S25 is added to the pulse width data S22 by an adding section 23, then pulse width data S23 is outputted. - 特許庁

加算器５では，両信号が加算され，歪補償を受けた送信信号が生成される。例文帳に追加

The adder 5 sums both the signals to produce a transmission signal subjected to distortion compensation. - 特許庁

加算器２１Ｌでは、ＳＬ信号と、乗算器２５Ｌを介してフィードバックされた信号とが加算される。例文帳に追加

An adder 21L adds the SL signal to a signal fed back through a multiplier 25L. - 特許庁

この乗算結果は、加算器５８で加算されて補正データとして出力される。例文帳に追加

An adder 58 sums the products and provides an output of the sum as correction data. - 特許庁

これらの加算画像Ｆ２ａ〜Ｆ５ａと最新フレームＦ６とが総加算されて総加算画像ＦＳが生成される。例文帳に追加

These added images F2a-F5a and the newest frame F6 are summed to generate a summed image FS. - 特許庁

積分値の反転したものが加算器６０において元位相に加算され、加算値が周波数偏移算出の微分回路へ供給される。例文帳に追加

An inverted value of the integrated value is added to the original phases in the adder 60, and the added value is supplied to a differential circuit for calculating a frequency shift. - 特許庁

パイロット信号ベクトルは加算合計器４０によってその成分が加算合計され、加算合計パイロット信号が生成される。例文帳に追加

Components of the pilot signal vector are added and summed by an adding and summing unit 40, and an adding and summing pilot signal is generated. - 特許庁

もし加算器４４が行う加算が桁上げを発生すれば、インクリメントされた高位部ＩＨＯＰが加算器４４の出力と連結される。例文帳に追加

When carry occurs in the addition performed by the adder 44, an incremented high-order part IHOP is connected with the output of the adder 44. - 特許庁

誤差伝搬量は、加算器１００において注目画素のＭ値の画像データであるＤx，yに加算される。例文帳に追加

An adder 100 adds the error propagation amount to M-value image data Dx, y of a target pixel. - 特許庁

加速度信号Ｓ３は加算器６でボイスコイルモータ２０の電流指令信号Ｓ５と加算される。例文帳に追加

The acceleration signal S3 is added to a current command signal S5 of a voice coil motor 20 by an adder 6. - 特許庁

加算器３の出力部は加算器１の入力部へフィードバック接続される。例文帳に追加

Feedback connection of an output part of the adder 3 is performed to an input part of the adder 1. - 特許庁

加算される得点は、加算得点設定手段２１３によってランダムに変動する。例文帳に追加

The score to be added is varied at random by an addition score setting means. - 特許庁

画素のうちの２画素以上の信号を加算する加算回路１０を更に備え、加算回路の出力が信号線に読み出される。例文帳に追加

The output of the adder circuit is read by the signal line. - 特許庁