1016万例文収録!

「単一ウエハ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > 単一ウエハに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

単一ウエハの部分一致の例文一覧と使い方

該当件数 : 27



例文

このような現場での検知は研磨中のウエハに対する損傷を最小とさせ且つ損傷を一連のウエハではなく単一ウエハに制限する。例文帳に追加

Such detection in the site minimizes the damage to the wafer at polishing and restricts the damage to a single wafer, not a series of the wafers. - 特許庁

単一ウエハから厚みの異なる複数の素子を製造する。例文帳に追加

To manufacture a plurality of elements with different thicknesses from a single wafer. - 特許庁

垂直にスタックされた処理チャンバーおよび単一軸二重ウエハー搬送システムを備えた半導体ウエハー処理システム例文帳に追加

SEMICONDUCTOR WAFER PROCESSING SYSTEM EQUIPPED WITH VERTICALLY-STACKED PROCESSING CHAMBER AND SINGLE-SHAFT DOUBLE-WAFER CARRIER SYSTEM - 特許庁

配管の一対のフランジ間を単一のガスケットでシールできるウエハー型逆止弁を提供する。例文帳に追加

To seal between a pair of flanges of pipes with a single gasket. - 特許庁

例文

高速熱処理(RTP)反応炉300は、単一の若しくは2個の熱源310を用い、複数のウエハ311、312若しくは1枚の大型のウエハを処理する。例文帳に追加

A rapid thermal processing (RTP) reactor 300 uses one or two heat sources 310 to process multiple wafers 311 and 312 or a single large wafer. - 特許庁


例文

一以上の処理プロセスを組合わせてシリコンウエハーを再生する際に、該再生時におけるCu汚染箇所を特定する方法であって、 モニターウエハーとして、P型シリコンウエハー、若しくはP型シリコンウエハー及びN型シリコンウエハーを使用し、前記再生時における単一若しくは連続する複数の処理プロセスの前後で、前記モニターウエハーの電気抵抗を検知する検知操作を、当該再生工程で、少なくとも一回実施することを特徴とするCu汚染箇所の特定方法である。例文帳に追加

The method for specifying the Cu contaminated position when reproducing the silicon wafer in combination of one or more treatment processes uses a P-type silicon wafer or a P-type silicon wafer and a N-type silicon wafer as a monitoring wafer to perform at least one detecting operation in the reproducing processes for detecting the electric resistance of the monitoring wafer before and after the plurality of single or consecutive treatment processes during reproduction. - 特許庁

配管の一対のフランジ間を単一のガスケットでシールできるウエハー型オリフィストラップを提供する。例文帳に追加

To provide a wafer type orifice trap sealing between a pair of flanges of pipes by means of a single gasket. - 特許庁

同様の工程を繰り返すことで単一ウエハW上に複数の異なる素子又は半導体装置を形成できる。例文帳に追加

B repeating similar steps, a plurality of different elements or semiconductor devices can be formed on one and single wafer W. - 特許庁

単一スタック内で互いに結合された複数の絶縁体上半導体(SOI)ウエハを含む半導体デバイス用の基板を提供すること。例文帳に追加

To provide a substrate for semiconductor device including a plurality of semiconductor-on-insulator (SOI) wafers that are coupled with each other in a single stack. - 特許庁

例文

従来技術の2部品設計に関連した位置合わせの問題を軽減する単一多層ウエハで製造されたMEMSデバイスを提供すること。例文帳に追加

To provide a MEMS device manufactured by a single multilayer wafer, lessening the problem of alignment related to design of two parts in the prior art. - 特許庁

例文

それにより、製造できる素子数を減少させることなく、単一ウエハから厚みの異なる複数の素子を製造することができる。例文帳に追加

Thus, a plurality of elements with different thicknesses can be manufactured from a single wafer, without reducing the number of elements, as much as possible. - 特許庁

単一の上側電極を用いてプラズマ処理システム(100)内で複数のウエハを処理するためのシステム及び方法を提供する。例文帳に追加

To provide a system and a method for treating a plurality of wafers in a plasma treatment system (100) by using a single upper electrode. - 特許庁

単一化合物基板上でのHBT及びFETデバイスの適切な集積を可能とするエピタキシャルウエハの製造方法を提供する。例文帳に追加

To provide a method for manufacturing epitaxial wafers which enables suitable integration of HBT and FET devices on a single compound substrate. - 特許庁

熱制御部が、処理過程中にウエハを概ね均一な温度に加熱する単一の熱源若しくは2個の熱源を制御する。例文帳に追加

A thermal control unit controls the one or two heat sources which heat the wafers to an almost uniform temperature in the process. - 特許庁

半導体ウエハの上面を覆う誘電体の漏洩電流を単一の周波数を用いて測定する方法の提供。例文帳に追加

To provide a method for measuring a leakage voltage of a dielectric covering an upper surface of a semiconductor wafer using a single frequency. - 特許庁

ウエハ機構は1つの軸を形成する移送室204の一部に旋回可能に結合する移送アームを有し、移送アームはロードロック室206と処理室の間でウエハ単一軸動作で移送するために単一軸の回りに回転可能である。例文帳に追加

A wafer mechanism is provided with a carrying arm that is connected to one portion of the carrying chamber 204 forming one axis rotatably, and the carrying arm can be rotated around a single axis for carrying the wafers between the load lock chamber 206 and the treatment chamber by single axis operation. - 特許庁

ウエハ上に到達する荷電粒子線の線量分布を2個以上のガウシアン関数の線形結合で近似すると共に、ウエハ上の1点に入射した荷電粒子によりウエハ中に分布されるエネルギーの分布を単一のガウシアン関数又は2つ以上のガウシアン関数の線形結合で表して、エネルギー蓄積量の計算を行う。例文帳に追加

The dose distribution of charged particle beams arriving on a wafer is approximated with a linear combination of two or more Gaussian functions, and the energy distribution in the wafer due to charged particles incident on one point of the wafer is expressed with a single Gaussian function of a linear combination of two or more Gaussian functions, to calculate the energy accumulation quantity. - 特許庁

このシステムは更に、前記ロード録チャンバ内で前記単一旋回軸の周りに旋回可能に装着されたモノリシックなアームを含んだ二重ウエハ単一軸搬送アームを有する装置を含む。例文帳に追加

This system also contains equipment with a single-axis double-wafer transportation arm including a monolithic arm attached in a way that it can turn around the single pivot axis within the above load lock chamber. - 特許庁

ウエハの設置状態にかかわらず、ドレイン領域およびソース領域をゲート電極に対して対称に形成することにより、単一セルにおける電流の対称性を確保する。例文帳に追加

To secure the symmetry of current in a single cell by forming a drain region and a source region symmetrically about a gate electrode, regardless of the placing state of a wafer. - 特許庁

処理室2に配置された半導体ウエハWを下方から加熱する下加熱体4には、当該加熱体4を領域分割することなく単一の下加熱ゾーン41を形成し、下加熱ゾーン41に下ヒータ6を配置する。例文帳に追加

A lower heating element 4 which heats the semiconductor wafer W arranged in the processing chamber 2 from below is not area-divided and forms a single lower heating zone 41, and a lower heater 6 is arranged in the lower heating zone 41. - 特許庁

挟込手段29は、前記ケース14を閉塞して単一の減圧室Cが形成された状態で、テーブル11と相互に作用して半導体ウエハWの外周部のみを接着シートSと共に挟み込む。例文帳に追加

The clamping means 29 cooperates with the table 11 to clamp only an outer peripheral portion of the semiconductor wafer W together with the adhesive sheet S in a state wherein the case 14 is closed to form the single pressure-reduced chamber C. - 特許庁

面内やウエハ毎における特性のばらつきを抑制し、単一基本横モードで発振することが可能となる面発光レーザの製造方法を提供する。例文帳に追加

To provide a method for manufacturing a surface emitting laser capable of suppressing variations of characteristics for every surfaces and wafers, and oscillating in single fundamental transverse mode. - 特許庁

複数のウエハホルダーを、単一のプラズマ処理チャンバ(105)内に配置することによって、このプラズマチャンバの設置面積は、夫々独立したチャンバの全設置面積よりも小さくされ得る。例文帳に追加

By locating a plurality of wafer holders in a single plasma treatment chamber (105), the installation area of the plasma chamber can be made smaller than the entire installation area of respective independent chambers. - 特許庁

実施の形態に係るBCD素子は、ポリシリコン材質からなるポリエミッタ領域を含むポリエミッタ型バイポーラトランジスタを含み、上記バイポーラトランジスタと同一な単一ウエハ上に形成されたCMOSとDMOSのうちの1つ以上のMOSを含む。例文帳に追加

The BCD device according to the embodiment includes a poly-emitter type bipolar transistor that includes a poly-emitter region comprised of the polysilicon material and includes one or more MOSs of a CMOS and a DMOS formed on the same single wafer as that on which the bipolar transistor is formed. - 特許庁

半導体ウエハ等の基板2を液体処理し、乾燥させる装置及び方法に関し、この方法は、単一の基板又は一群の基板を液体を満たしたタンク1内に浸漬するステップと、基板を開口部から移動させて、基板の移動の間、開口部から液体をあふれさせるステップとを含む。例文帳に追加

The method for liquid-treating and drying the substrate 2 on a semiconductor wafer or the like includes a step for immersing a single substrate or a batch of substrates into a tank 1 filled with liquid, and a step for moving the substrate from the opening and allowing the liquid from overflowing from the opening while the substrate is moving. - 特許庁

枚葉式熱処理装置1の処理室2に配置された単一の半導体ウエハWを上方から加熱する上加熱体3を、複数の第1〜第3の上加熱ゾーン31a〜31cに領域分割し、第1〜第3の上加熱ゾーン31a〜31cには個別に温度制御される第1〜第3の上ヒータ5a〜5cを配置する。例文帳に追加

An upper heating element 3 which heats a single semiconductor wafer W arranged in a processing chamber 2 of the single wafer type heat treatment apparatus 1 from above is area-divided into a plurality of first to third upper heating zones 31a to 31c, and first to third upper heaters 5a to 5c which are brought individually under temperature control are arranged in the first to third upper heating zones 31a to 31c. - 特許庁

例文

本発明は課題の解決のために半導体ウエハーまたはチップ上に搭載が許されるほどに薄い、耐熱性絶縁基板1にインダクタンス量調整用の構造3を持った膜状の単一の、もしくは同じかあるいは異なるインダクタンス量の複数個の微小インダクター2と半導体と必要な電気的結線をするための配線用電極部4を形成するものである。例文帳に追加

A plurality of micro inductors 2 which are thin enough to be able to be mounted on a semiconductor wafer or a chip, are simple films having a structure for adjusting an inductance amount in a heat-resistant insulating substrate 1 or are of the same inductance or of different inductance amounts and wiring electrode sections 4 for conducting a required electrical connection with the semiconductor are formed. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS