「ｖｌｉｗ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

VLIW PROCESSOR AND ITS PROCESSING METHOD例文帳に追加

ＶＬＩＷプロセッサ及びその処理方法 - 特許庁

VLIW PROCESSOR FOR EXECUTION OF LOOP OPTIMIZATION OPERATION例文帳に追加

ループ最適化動作を行うＶＬＩＷプロセッサ - 特許庁

VLIW TYPE DSP AND ITS OPERATION METHOD例文帳に追加

ＶＬＩＷ型ＤＳＰ，及びその動作方法 - 特許庁

VLIW-ORIENTED PREFETCH INSTRUCTION GENERATION METHOD例文帳に追加

ＶＬＩＷ向けプリフェッチ命令生成方法 - 特許庁

VLIW TYPE PROCESSOR AND INSTRUCTION ISSUE METHOD例文帳に追加

ＶＬＩＷ型プロセッサおよび命令発行方法 - 特許庁

The obtaining the immediate of from the VLIW includes the decision whether a VLIW low-order instruction extension condition exists or not.例文帳に追加

超長命令語から即値を調達することは、ＶＬＩＷ下位命令拡張条件が存在するかどうかを決定することを含む。 - 特許庁

In the VLIW coprocessor 200, the VLIW coprocessor instruction is executed according to a degree of parallelism in accordance with the simultaneously issuable instruction count field.例文帳に追加

ＶＬＩＷコプロセッサ２００では同時発行命令数フィールドに応じた並列度によりＶＬＩＷコプロセッサ命令が実行される。 - 特許庁

EFFICIENT SUB-INSTRUCTION EMULATION IN VLIW PROCESSOR例文帳に追加

ＶＬＩＷプロセッサにおける効率的なサブ命令エミュレーション - 特許庁

BINARY TRANSLATION METHOD IN VLIW PROCESSOR例文帳に追加

ＶＬＩＷプロセッサにおけるバイナリトランスレーション方法 - 特許庁

VLIW PROCESSOR AUTOMATIC GENERATION METHOD AND PROGRAM例文帳に追加

ＶＬＩＷプロセッサ自動生成方法及び自動生成プログラム - 特許庁

VLIW PROCESSOR, PROGRAM GENERATOR AND RECORDING MEDIUM例文帳に追加

ＶＬＩＷプロセッサ、プログラム生成装置、および記録媒体 - 特許庁

To provide a technique for rapidly executing a program by effectively utilizing performance of a VLIW type DSP having high parallelism when the program developed for a VLIW type DSP having low parallelism is executed on the VLIW type DSP having high parallelism.例文帳に追加

並列度が低いＶＬＩＷ型ＤＳＰのために開発されたプログラムを並列度が高いＶＬＩＷ型ＤＳＰの上で実行する場合に，並列度が高いＶＬＩＷ型ＤＳＰの性能を有効に生かして，該プログラムを高速に実行するための技術を提供する。 - 特許庁

METHOD AND DEVICE FOR DIVIDING PACKET IN MULTITHREAD VLIW PROCESSOR例文帳に追加

マルチスレッドＶＬＩＷプロセッサにおけるパケット分割の方法および装置 - 特許庁

To solve the problem wherein a VLIW processor including many calculation devices has a long command length and low utilization efficiency.例文帳に追加

多数の演算装置を含むＶＬＩＷプロセッサの命令長は長く且つ使用効率が低い。 - 特許庁

INSTRUCTION CACHE CONTROL SYSTEM AND METHOD FOR VLIW PROCESSOR例文帳に追加

ＶＬＩＷプロセッサにおける命令キャッシュ制御システム及び命令キャッシュ制御方法 - 特許庁

To dynamically perform transient processing accompanying a repeat instruction in a VLIW (Very Long Instruction Word) type processor.例文帳に追加

ＶＬＩＷ型プロセッサにおけるリピート命令に伴う過渡処理を動的に行う。 - 特許庁

An instruction holder 121 once holds a VLIW instruction supplied from an instruction supply unit 110.例文帳に追加

命令保持部１２１は、命令供給部１１０から供給されたＶＬＩＷ命令を一旦保持する。 - 特許庁

METHOD AND DEVICE FOR IDENTIFYING SEPARABLE PACKET IN MULTI-THREAD VLIW PROCESSOR例文帳に追加

マルチスレッドＶＬＩＷプロセッサにおける分割可能なパケットを識別するための方法および装置 - 特許庁

To provide a VLIW type processor, reducing the number of nop instructions in simple constitution.例文帳に追加

簡単な構成でnop命令数を削減できるＶＬＩＷ型プロセッサを提供する。 - 特許庁

During compiling of VLIW, an instruction is analyzed to discriminate an opportunity for commonly using the sub instruction.例文帳に追加

ＶＬＩＷのコンパイル時に、命令が分析されてサブ命令を共用する機会を識別する。 - 特許庁

To provide a VLIW type microprocessor equipped with a dynamic compiler to reduce overhead, and to reduce a memory capacity for storing an object code after scheduling.例文帳に追加

動的コンパイラを備えるVLIW型マイクロプロセッサにおいて、オーバーヘッドを低減することや、スケジューリング後のオブジェクト・コードを格納するためのメモリ容量を抑えること。 - 特許庁

To improve the program processing performance by quickly executing a plurality of processings having fixed data dependency to each other in parallel according to one VLIW instruction, and reducing a data hazard between the VLIW instructions.例文帳に追加

互いに一定のデータ依存性がある複数の処理を１つのＶＬＩＷ命令で並列に高速実行し、ＶＬＩＷ命令間のデータハザードを低減し、プログラム処理性能を向上させる。 - 特許庁

This VLIW processor is provided with a compact external instruction set and combines the instruction level parallelism of a VLIW architecture with the 'footprint' of an encoded code of a densified 16-bit instruction set.例文帳に追加

コンパクトな外部命令セットを備えて、ＶＬＩＷアーキテクチャの命令レベルパラレリズムを、高密度化１６ビット命令セットの符号化したコードの「フットプリント」と組み合わせたＶＬＩＷプロセッサ。 - 特許庁

Then, if a VLIW type instruction comprising n-normal instruction is accumulated in the buffer 105, the VLIW type instruction is issued to a computing element 108 and is executed.例文帳に追加

そして、ｎ個の通常命令からなるＶＬＩＷ型命令が同バッファ１０５に蓄積されると、演算器１０８に対して本ＶＬＩＷ型命令が発行されて実行される。 - 特許庁

To secure a parallelism that is equal to a VLIW type processor, and to provide an architecture of a processor that is far smaller and consumes less electric power than the VLIW type processor.例文帳に追加

ＶＬＩＷ型のプロセッサと同等の並列度を確保でき、その一方で、ＶＬＩＷ型のプロセッサよりも、遥かに小型で消費電力の小さなプロセッサのアーキテクチャを提供する。 - 特許庁

DOUBLE-MODE VLIW ARCHITECTURE FOR IMPARTING SOFTWARE CONTROL VARIABLE MIX OF INSTRUCTION LEVEL AND TASK LEVEL PARALLEL PROCESSING例文帳に追加

命令レベル及びタスクレベル並行処理のソフトウェア制御可変ミックスを与える２重モ—ドＶＬＩＷア—キテクチャ - 特許庁

METHOD AND APPARATUS FOR EFFICIENT AND FLEXIBLE SEQUENCING OF DATA PROCESSING UNIT EXTENDING VLIW ARCHITECTURE例文帳に追加

ＶＬＩＷアーキテクチャを拡張させるデータ処理ユニットの効率的及び柔軟性のあるシーケンス動作のための方法及び装置 - 特許庁

To efficiently merge processing of a sequential execution processor (RISC processor 100) with processing of a parallel execution processor (VLIW coprocessor 200).例文帳に追加

逐次実行部（ＲＩＳＣプロセッサ１００）の処理と並列実行部（ＶＬＩＷコプロセッサ２００）の処理とを効率良く融合させる。 - 特許庁

VLIW PROCESSOR FOR EXECUTING INSTRUCTION WITH DELAY SPECIFICATION OF RESOURCE USE CYCLE AND METHOD FOR GENERATING DELAY SPECIFICATION INSTRUCTION例文帳に追加

資源使用サイクルの遅延指定付き命令を実行するＶＬＩＷプロセッサおよび遅延指定命令の生成方法 - 特許庁

A very large instruction word (VLIW) program or other type of program can be used to control the array.例文帳に追加

アレーを制御するために、超長命令語（ＶＬＩＷ）プログラム、またはその他のタイプのプログラムを使用することができる。 - 特許庁

To provide an information processor and a computer system capable of efficiently reading instructions such as a VLIW instruction and distributing them to an arithmetic unit.例文帳に追加

ＶＬＩＷ命令などの命令を効率的に読み出して演算器に分配することができる情報処理装置及び計算機システムを提供する。 - 特許庁

VLIW SYSTEM PROCESSOR, CODE COMPRESSING DEVICE, CODE COMPRESSING METHOD AND MEDIUM FOR RECORDING CODE COMPRESSION PROGRAM例文帳に追加

ＶＬＩＷ方式プロセッサ、コード圧縮装置、コード圧縮方法およびコード圧縮プログラムを記録した媒体 - 特許庁

METHOD AND APPARATUS FOR SUPPORTING CONDITIONAL EXECUTION IN A VLIW-BASED ARRAY PROCESSOR WITH SUB-WORD EXECUTION例文帳に追加

サブワード実行を用いるＶＬＩＷベースのアレイプロセッサで条件付き実行をサポートする方法及び装置 - 特許庁

To provide an information processing device for processing a VLIW (Very Long Instruction Word) of high performance and low power consumption.例文帳に追加

高性能かつ低消費電力のＶＬＩＷを処理するための情報処理装置を提供すること。 - 特許庁

To improve throughput and to reduce a program size in information processing to which a VLIW system is applied.例文帳に追加

ＶＬＩＷ方式が適用される情報処理においてスループット向上とプログラムサイズ削減を可能とする。 - 特許庁

To introduce VLIW instruction format having a pair of control bits for discriminating an opportunity for common use of a sub instruction.例文帳に追加

サブ命令を共用する条件を識別する制御ビットの組を有するＶＬＩＷ命令形式を導入する。 - 特許庁

To provide a VLIW system processor for processing a compressed program by an execution sequence before the compression.例文帳に追加

圧縮されたプログラムを圧縮前の実行シーケンスで処理することが可能なＶＬＩＷ方式プロセッサを提供すること。 - 特許庁

Concretely, the processing of an instruction to be performed by a VLIW type microprocessor equipped with a dynamic compiler is executed by using a genetic algorithm (GA).例文帳に追加

具体的には、動的コンパイラを備えるVLIW型マイクロプロセッサにおける命令の処理において、遺伝的アルゴリズム（ＧＡ）を用いることにより、動的コンパイラの実行に伴うオーバーヘッドの低減や、内部命令のスケジューリング後のオブジェクト・コードを格納するためのメモリ容量を抑えることを特徴とする。 - 特許庁

If the accumulation and issuance of the VLIW type instruction are sequentially performed and an initial execution in the loop processing is terminated, in the second and thereafter repeated process, the VLIW type instructions accumulated in the instruction buffer 105 are sequentially issued and executed.例文帳に追加

上記ＶＬＩＷ型命令の蓄積及び発行が順次行なわれてループ処理における初回の実行が終了すると、２回目以降の繰り返しでは命令バッファ１０５に蓄積されているＶＬＩＷ型命令が順次発行されて実行される。 - 特許庁

In the case of storing a VLIW instruction 110 from a secondary cache 401 to an instruction cache 400 in the instruction cache control system for the VLIW processor for executing a plurality of arithmetic operation instructions included in one VLIW instruction in parallel, an instruction cache block in the secondary cache 401 is directly stored in a data array of the instruction cache 400 without inserting an invalid operation instruction.例文帳に追加

１つのＶＬＩＷ命令中に含まれる複数の演算操作命令を並列実行するＶＬＩＷプロセッサにおける命令キャッシュ制御システムであって、２次キャッシュ４０１から命令キャッシュ４００へＶＬＩＷ命令１１０を格納する際に、無効演算命令を挿入することなく、２次キャッシュ４０１内の命令キャッシュブロックをそのまま命令キャッシュ４００のデータアレイに格納する構成とする。 - 特許庁

The disclosed multi-thread VLIW architecture uses the parallel processings of programs by issuing many instructions from a single program sequencer by a method similar to that of a single-thread VLIW processor and supports many program sequencers in the same way as making simultaneous multi-thread.例文帳に追加

開示されたマルチスレッドＶＬＩＷアーキテクチャは、単一スレッドＶＬＩＷプロセッサと同様な方法で単一のプログラムシーケンサから多数の命令を発行することによってプログラムの並列処理を使用するとともに、同時マルチスレッド化と同じように多数のプログラムシーケンサをサポートする。 - 特許庁

Execution time is reduced in an individual program and the entire workload by combining technique of the conventional VLIW architecture and technique of the conventional multi-thread architecture.例文帳に追加

本発明は従来のＶＬＩＷアーキテクチャの技法と従来のマルチスレッドアーキテクチャの技法を組み合わせて、個別のプログラム内およびワークロード全体で実行時間を削減する。 - 特許庁

To provide a method and a device for allocating function units in a multithread very long instruction word(VLIW) processor.例文帳に追加

本発明は、マルチスレッド超長命令語（ＶＬＩＷ）プロセッサにおいて機能単位を割り当てるための方法および装置を提案することを目的とする。 - 特許庁

To provide a computer system in which both a superscaler mode and a VLIW mode are dealt with by instruction scheduling and data dependency between different instruction scan can be processed.例文帳に追加

スーパスケーラモードおよびＶＬＩＷモードの両方が命令スケジューリングで対処され、異なる命令間のデータ依存性を処理することが可能なコンピュータシステムを提供する。 - 特許庁

Conditional operation parallelism can be widely varied, for example, from mono-processing to octal-processing in VLIW execution, and across an array of processing elements (PEs) by varying the number of the flags.例文帳に追加

フラグの数を変えることによって、条件付きオペレーションの並列性は、例えばＶＬＩＷ実行での単一の処理からオクタル処理まで、かつ処理要素のアレイにわたって広範に変化することができる。 - 特許庁