「External Bus」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To set an optimum external bus clock in accordance with an external system connected to an external bus.例文帳に追加

外部バスに接続される外部システムに応じて最適な外部バスクロックを設定する。 - 特許庁

DRIVE CIRCUIT FOR INTERNAL DATA BUS AND EXTERNAL DATA BUS OF MICROCOMPUTER PERIPHERAL CIRCUIT例文帳に追加

マイコン周辺回路の内部データバス及び外部データバスの駆動回路 - 特許庁

A bus interface circuit executes a data transmission operation between the external bus and the internal bus.例文帳に追加

バスインタフェース回路は、外部バスと内部バスとの間でのデータ送出動作を実施する。 - 特許庁

When the clock of the external system is different from the external bus clock, the clock of the external system is reset as the external bus clock.例文帳に追加

そして、その外部システムのクロックと、外部バスクロックとが異なる場合に、その外部システムのクロックを外部バスクロックとして再設定する。 - 特許庁

The microprocessor having a bus master and the system bus has an external bus interface having an interface function between the external bus connected to an external memory and the system bus.例文帳に追加

バスマスタとシステムバスとを有するマイクロプロセッサにおいて、外部メモリに接続された外部バスと前記システムバスとのインターフェース機能を有する外部バスインターフェースを有する。 - 特許庁

A second internal resource is provided with a second register having the same data width as that of an external bus which can be accessed through the internal bus from the external bus.例文帳に追加

第２内部リソースは、外部バスと同一のデータ幅であり、外部バスから内部バスを介してアクセス可能である第２レジスタを有する。 - 特許庁

an external bus 例文帳に追加

外部バス《周辺機器とつなぐバス; USB, IEEE 1394 などの規格がある》 - 研究社 英和コンピューター用語辞典

MICROCOMPUTER WITH EXTERNAL BUS CONTROL FUNCTION例文帳に追加

外部バス制御機能付きマイクロコンピュータ - 特許庁

EXTERNAL BUS CONFIGURATION SETTING METHOD例文帳に追加

外部バスコンフィグレーション設定方法 - 特許庁

EXTERNAL BUS DECIDING TECHNOLOGY FOR MULTI-CORE DSP DEVICE例文帳に追加

多重コアＤＳＰ装置のための外部バス裁定技術 - 特許庁

MICROPROCESSOR FOR EFFICIENTLY ACCESSING EXTERNAL BUS例文帳に追加

外部バスへのアクセスを効率的に行うマイクロプロセッサ - 特許庁

The external I/F 16 is bus-connected to another internal bus connected to the first internal bus and the second internal bus.例文帳に追加

外部Ｉ／Ｆ１６は第１の内部バスと第２の内部バスとに接続された他の内部バスにバス接続される。 - 特許庁

This system LSI 30 is connected with a first external memory 32 being a bus slave connected to a low speed bus 40 via an external bus controller 70, and a second external memory 34 being the other bus slave connected to a high speed bus 42 via an external memory controller 70.例文帳に追加

システムＬＳＩ３０には、低速バス４０に外部バスコントローラ７０を介して接続されたバススレーブである第１の外部メモリ３２と、高速バス４２に外部メモリコントローラ７０を介して接続された他のバススレーブである第２の外部メモリ３４とが接続される。 - 特許庁

To execute the look-ahead of data when a bus for performing access to an external bus is free.例文帳に追加

外部デバイスにアクセスするバスが空いているときにデータの先読みが実行できるようにすること。 - 特許庁

The second selection circuit switches the first or second internal data bus to connect with an external data bus.例文帳に追加

第２選択回路は、第１又は第２内部データバスを切り換えて外部データバスに接続する。 - 特許庁

A bus output part outputs the rearranged read data to an external read bus.例文帳に追加

バス出力部は、並び替えられたリードデータを外部リードバスに出力する。 - 特許庁

The host connection part connects the signal line in the bus of the host computer to the bus of the external storage device.例文帳に追加

ホスト接続部はホストコンピュータのバス内の信号線を外部記憶装置のバスに接続する。 - 特許庁

The information processing apparatus for setting the external bus clock to be supplied to the external bus on the basis of a system clock detects a clock of the external system connected to the external bus.例文帳に追加

システムクロックに基づいて、外部バスに供給するための外部バスクロックを設定する情報処理装置において、外部バスに接続された外部システムのクロックを検出する。 - 特許庁

The external interface engine (EIE) is coupled to the external bus architecture, where the external interface engine communicates over the external bus architecture in accordance with one or more bus protocols.例文帳に追加

外部インタフェースエンジン(EIE)は外部バスアーキテクチャに結合され、外部インタフェースエンジンは、１つ以上のバスプロトコルに従って外部バスアーキテクチャで通信する。 - 特許庁

To transmit data of which bus width is large without depending on bus width of external data bus of a device in a semiconductor device.例文帳に追加

半導体装置に関し、デバイスの外部データバスのバス幅によらず、バス幅の大きなデータを伝送できるようにすることを目的とする。 - 特許庁

The circuit is provided with an internal circuit and a bus control controller 70 which can change the correspondence relation of connection with an external bus(BUS) according to data transferred through the external bus when an input/output port(IOP) which enables the transfer of signals between the internal circuit and external bus is included.例文帳に追加

内部回路と、この内部回路と外部バス（ＢＵＳ）との間での信号のやり取りを可能とする入出力ポート（ＩＯＰ）とを含むとき、上記外部バスを介してやり取りされるデータに応じて上記外部バスとの接続の対応関係を変更可能なバス接続コントローラ（７０）を設ける。 - 特許庁

To supply information supplied from a second external bus in the power supply interrupting state of a data processor to an external device on a first bus.例文帳に追加

データプロセッサの電源遮断状態で第２外部バスから供給された情報を第１バス上の外部デバイスに供給する。 - 特許庁

An internal clock frequency is set to 1/2 of an external clock frequency, and internal bus width is the double of external bus width.例文帳に追加

外部クロック周波数に対し内部クロック周波数を１／２に設定すると共に外部バス幅に対し内部バス幅を２倍に構成する。 - 特許庁

A bus interface 26 is located outside the circuit, and acquires input image data from a storage device 23 or an external storage device 24 via an external bus.例文帳に追加

バスインタフェース２６は、回路の外部にあり、記憶装置２３又は外付記憶装置２４から外部バスを介して入力画像データを取得する。 - 特許庁

An internal bus access by the CPU 2 and an external access by the device 4 are collectively controlled by an external bus controller 121.例文帳に追加

ＣＰＵによる外部バスアクセスと第１のデータ転送装置による外部アクセスを、外部バスコントローラ（１２１）によって一括して制御する。 - 特許庁

That is, in this case, processing for writing the lines in the dirty states in an external memory 6 via the internal bus 4, and an external bus 5 will not be performed.例文帳に追加

すなわち、この場合に、当該ダーティ状態のラインを、内部バス４および外部バス５を介して、外部メモリ６に書き込む処理を行わない。 - 特許庁

The CPU 10 accesses an external memory connected to an external bus 62 via the variable bus control logic part 35.例文帳に追加

そして、ＣＰＵ１０は、可変バス制御論理部３５を介して外部バス６２と接続された外部メモリに対してアクセスする。 - 特許庁

To provide an external bus controller, with which the setting value of the access time of an external bus is shared by each CPU, based on an efficient control system.例文帳に追加

外部バスのアクセス時間の設定値を各ＣＰＵで共有し、かつ効率のよい制御方式による外部バス制御装置を提供する。 - 特許庁

A first internal resource is provided with a first register having the same data width as that of an internal bus whose data width is larger than that of an external bus which can be accessed through the internal bus from the external bus.例文帳に追加

第１内部リソースは、外部バスよりデータ幅が大きい内部バスと同一のデータ幅であり、外部バスから内部バスを介してアクセス可能である第１レジスタを有する。 - 特許庁

The bus use right can be thus given to the external bus I/F 20 without delay earlier than by arbitration started at a bus use right request of the external bus I/F 20.例文帳に追加

これにより、外部バスＩ／Ｆ２０がバス使用権を要求してから調停処理を開始するよりも、早い時点で、遅滞なく、外部バスＩ／Ｆ２０にバス使用権を与えることができる。 - 特許庁

Without the external cable detection logic the driver will often configure termination incorrectly, which can compromise the reliability of the SCSI bus. 例文帳に追加

しかし次のネットニュースに定期的に投稿されてます。 - FreeBSD

INFORMATION PROCESSING APPARATUS AND METHOD FOR SETTING EXTERNAL BUS CLOCK THEREOF例文帳に追加

情報処理装置及びその外部バスクロック設定方法 - 特許庁

UNIVERSAL SERIAL BUS(USB) CABLE AND EXTERNAL DEVICE USING USB CABLE例文帳に追加

ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）ケーブル及びＵＳＢケーブルによる外部装置への充電方法 - 特許庁

An external cache 1 monitors the state of a host bus 100.例文帳に追加

外部キャッシュ１は、ホストバス１００の状態を監視する。 - 特許庁

Thus, the load of the data transfer of the external bus master is relieved.例文帳に追加

これにより、外部バスマスタのデータ転送の負荷が軽減する。 - 特許庁

When distributing the access time of the external bus, there is no overhead.例文帳に追加

外部バスのアクセス時間を配分するときのオーバヘッドがなくなる。 - 特許庁

Furthermore, the building block can also include an external control bus (728) connected to the processor and an external control bus connector (730) enables direct access to the external control bus from the outside of the multi-function slice.例文帳に追加

また、構築ブロックは、プロセッサに接続された外部制御バス（７２８）も含むことができ、外部制御バス・コネクタ（７３０）は、多機能スライスの外側から外部制御バスへの直接アクセスを可能にする。 - 特許庁

A standard DRAM 161 is connected with a memory control circuit 150 via a first external bus, and an option DRAM 162 is connected with the memory control circuit 150 via the first external bus and a second external bus.例文帳に追加

標準ＤＲＡＭ１６１は、第１の外部バスを介してメモリー制御回路１５０に接続され、オプションＤＲＡＭ１６２は、第１の外部バスと第２の外部バスを介してメモリー制御回路１５０に接続される。 - 特許庁

The first bus masters 50 and 52 can also make access to the second external memory 34 via the low speed bus 40 and the external memory controller 72, and thus, the second external memory 34 is owned in common by the first and second bus masters.例文帳に追加

第１のバスマスタ５０，５２は低速バス４０，外部メモリコントローラ７２を介して第２の外部メモリ３４にもアクセス可能とすることができ、こうして第２の外部メモリ３４は第１，第２のバスマスタに共有される。 - 特許庁

The semiconductor integrated circuit has an external bus controller for controlling an external bus to which a plurality of external devices are commonly connected, including an external device whose number of input/ output bits is equal to the number of bits smaller than the number of bits of the external bus.例文帳に追加

本発明は、外部バスのビット数より少ないビット数を入出力ビット数とする外部デバイスを含めた複数の外部デバイスを共通に接続する外部バスをコントロールする外部バスコントローラを搭載した半導体集積回路に関する。 - 特許庁

By providing a clock control circuit 18 and a bus state controller 19 for forming an external bus control signal at the same timing with external bus clock signals of each address area to be accessed, plural external bus clock signals of mutually different frequencies can be outputted.例文帳に追加

クロック制御回路（１８）と、アクセスする各アドレスエリアの外部バスクロック信号にタイミングを合わせて外部バス制御信号を形成するためのバスステートコントローラ（１９）とを設けることで、互いに周波数が異なる複数の外部バスクロック信号の出力を可能にする。 - 特許庁

A data processing system comprises: a data processor connected through a first interface part 119 to a first external bus, and connected through second interface part 113 to a second external bus; and an external device 104 connected to the second external bus.例文帳に追加

データ処理システムは第１インタフェース部（１１９）を介して第１外部バスに接続され第２インタフェース部（１１３）を介して第２外部バスに接続されるデータプロセッサと、第２外部バスに接続される外部デバイス（１０４）を有する。 - 特許庁

The inside of the system LSI30 is provided with the first bus slaves 50 and 52 for making access to the first external memory 32 via the low speed bus 40 and the external bus controller 70, and the second bus masters 60, 62, and 64 for making access to the second external memory 34 via the high speed bus 42 and the external memory controller 72.例文帳に追加

システムＬＳＩ３０内には、低速バス４０，外部バスコントローラ７０を介して第１の外部メモリ３２にアクセスする第１のバススレーブ５０，５２と、高速バス４２，外部メモリコントローラ７２を介して第２の外部メモリ３４にアクセスする第２のバスマスタ６０，６２，６４とが設けられている。 - 特許庁

The bus state controller forms the external bus control signal at the same timing with external bus clock signals of each of the address areas to be accessed.例文帳に追加

このとき、バスステートコントローラは、アクセスする各アドレスエリアの外部バスクロック信号にタイミングを合わせて外部バス制御信号を形成する。 - 特許庁

The bus interface circuit is provided with a write buffer and a read buffer having the same data width as that of the external bus which can be accessed from the external bus.例文帳に追加

バスインタフェース回路は、外部バスと同一のデータ幅であり、外部バスからアクセス可能であるライトバッファおよびリードバッファを備えて構成される。 - 特許庁