「LATCHED」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

This color calibration warning device 100 comprises a sensor device 302 for detecting a test image for obtaining a measured color value, a memory device 304 for storing an ideal color value, a comparing device 306 for comparing a measured color value with the ideal color value, a latch device 308 for selectively latching an output of the comparing device 306, and a display device 102 for indicating the latched output to a user.例文帳に追加

カラー校正警報装置１００は、測定カラー値を得るためテスト画像を検出するセンサ装置３０２と、理想カラー値を保存するメモリ装置３０４と、測定したカラー値と理想カラー値を比較する比較装置３０６と、比較装置の出力を選択的にラッチするラッチ装置３０８と、ラッチされた出力をユーザに表示する表示装置１０２で構成されている。 - 特許庁

This web cleaning assembly 30 is rotatably attached to the slide of the fuser part 20 of the electrophotographic device, whereby the assembly 30 is slid from the fuser part 20, and can rotate to a maintenance service position where the assembly 30 is latched to be released when a supply roller 32 and a take-up roller 34 in the assembly 30 are detached and exchanged.例文帳に追加

ウェブ清掃アセンブリ３０は、本装置のフューザ部２０のスライドに旋回可能に取り付けられ、それによって本アセンブリ３０はフューザ部２０から滑らせることが出来、本ウェブ清掃アセンブリ３０内の供給ローラ３２と巻取りローラ３４とが取外されて交換されるときに本アセンブリ３０が解放可能にラッチされる保守サービス位置にまで回転させることができる。 - 特許庁

The fetch of new numerical data is inhibited until a stored random number value register is read, and in a period after the execution of power interruption processing and before an operation is stopped or a user reset signal is inputted, the processing of confirming the random number value register and attaining the state capable of fetching the new numerical data by reading the numerical data as a dummy when the numerical data are latched is repeatedly performed.例文帳に追加

乱数値レジスタが読み出されるまで新たな数値データの取込を禁止するとともに、電断処理の実行後、動作が停止するかユーザリセット信号が入力されるまでの間、乱数値レジスタを確認し、数値データがラッチされている場合には、ダミーで読み出すことにより新たな数値データの取込が可能な状態とする処理を繰り返し行う。 - 特許庁

In the semiconductor testing device for logically comparing the plurality of outputs of a DUT with each expected value at the same timing and testing them, a solving means is provided with a latch means to latch and output the plurality of output of the DUT, a multiplexeer means for receiving the latched outputs and selectively output them, and a logical comparison means to logically compare the selected output with the expected value.例文帳に追加

ＤＵＴの複数出力と、各期待値とを同一タイミングで論理比較して試験する半導体試験装置において、ＤＵＴの複数出力をそれぞれラッチ出力するラッチ手段と、該ラッチ出力を受けて選択出力するマルチプレクサ手段と、該選択出力と期待値とを論理比較する論理比較手段とを設けた解決手段。 - 特許庁

In accordance with movement transmitted from the shift lever for shifting the automatic transmission, one of magnetic detection elements 14 is latched (detection state is maintained) with a detection signal obtained when a projection 20 of two projections 20 and 21 of a magnetic body 19 corresponds, and latching is released with the detection signal obtained when the next projection 21 corresponds.例文帳に追加

自動変速機のシフト操作をするシフトレバーから伝えられる動作に伴い、磁気検出素子１４の１つに対して、磁性体１９が２つ有する突起２０，２１のうちの１つの突起２０が対応したときの検出信号でラッチ（検出状態の保持）をし、そして、次の１つの突起２１が対応したときの検出信号でラッチの解除をするようにする。 - 特許庁

The semiconductor memory device is provided with a sensing unit including first cross-coupled MOS transistors to sense and amplify difference between voltage applied to a first node and that to a second node, and a unit cell latching data by using second cross-coupled MOS transistor and providing a first signal and a second signal corresponding to the latched data to the first node and the second node.例文帳に追加

本発明の半導体メモリ装置は、第１のクロスカップルされたＭＯＳトランジスタを備え、第１のノード及び第２のノードに印加される電圧の差を検出して増幅するセンシング部と、第２のクロスカップルされたＭＯＳトランジスタを用いてデータをラッチし、ラッチされたデータに対応する第１の信号及び第２の信号を前記第１のノード及び第２のノードに提供する単位セルとを備える。 - 特許庁

The semiconductor integrated circuit includes an address control circuit that generates a carry on activation of a test mode signal according to a column instruction word when the least significant bit of an external address is fixed, latches an initial internal address to the external address, combines the latched initial internal address and the carry to output the address successively increasing from the initial internal address by the carry.例文帳に追加

本発明の半導体集積回路は、外部アドレスの最下位ビットが固定にされる場合に、コラム命令語に応じて、テストモード信号が活性化すればキャリーを生成し、前記外部アドレスを初期内部アドレスにラッチして、ラッチされた前記初期内部アドレスと前記キャリーとを組み合わせることで、前記キャリーにより前記初期内部アドレスから順次増加するアドレスを出力するアドレス制御回路を含む。 - 特許庁

This device is constituted of a memory cell array, and a differential amplifier and a latch circuit in which for first waiting time operation, each of a pair of signal outputted from the memory cell array is latched an outputted responding to an enable-signal, for second waiting time operation, voltage difference of each of a pair of signal outputted from the memory cell array is amplified and outputted responding to an enable-signal.例文帳に追加

半導体メモリ装置及びそのデータ読出し方法であって、メモリセルアレイ、及び第１待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々をラッチして出力し、第２待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々の電圧差を増幅して出力するための差動増幅及びラッチ回路で構成されている。 - 特許庁

In this parking brake system in a vehicle without having an EBS, working fluid from a pressure source 18 is supplied to brakes 10a-10d under control of a manual power control device 22 for a parking brake, and as the parking brake is selected by actuation of the manual power control device 22, brakes 10a-10d are mechanically locked or latched at a specified position.例文帳に追加

ＥＢＳを備えていない車両におけるパーキングブレーキシステムであって、パーキングブレーキのために、手動式電動制御装置２２の制御の下で圧力源１８からの作動流体がブレーキ１０ａ〜１０ｄに供給されるようになっており、手動式電動制御装置２２の作動によってパーキングブレーキが選択されると、ブレーキ１０ａ〜１０ｄが機械的に所定位置にロックまたはラッチされるように構成されたパーキングブレーキシステム。 - 特許庁

For example, by receiving a signal amplified and latched by the first latch circuit by the second latch circuit, and then electrically disconnecting the first and second latch circuits by use of the transmission control section 4905, it becomes possible to amplify and latch a signal received by the second latch circuit in the second latch circuit and utilize the output signal, simultaneously with regulating body potentials by applying a step waveform voltage 5003 to MOS transistors 4901 constituting the first latch circuit.例文帳に追加

例えば、第１のラッチ回路によって増幅・ラッチされた信号を第２のラッチ回路で受けて、その後に伝達制御部４９０５を用いて、第１、第２のラッチ回路を電気的に切り離すことで、第１のラッチ回路を構成するＭＯＳ型トランジスタ４９０１にステップ波形電圧５００３を印加してボディ電位を整えると同時に、第２のラッチ回路受けた信号を、第２のラッチ回路で増幅・ラッチ動作させ、その出力信号を利用することが可能となる。 - 特許庁

This device comprises bit lines, plural word lines arranged perpendicularly to these bit lines, plural memory cells arranged respectively at intersection regions of the bit lines and the word lines, a storing circuit having at least two latches latching data, and a program data discriminating circuit setting the bit lines to either of program voltage and program prohibiting voltage depending on a logic state of data latched by the latch by programming operation.例文帳に追加

ビットラインと、このビットラインに対して垂直に配列された複数本のワードラインと、前記ビットラインと前記ワードラインの交差領域にそれぞれ配列された複数個のメモリセルと、それぞれが対応する入出力ラインに接続され、データをラッチする少なくとも２つのラッチを有する貯蔵回路と、前記ラッチにラッチされたデータの論理状態によりプログラム動作で前記ビットラインをプログラム電圧及びプログラム禁止電圧のうちの一つに設定するプログラムデータ判別回路とを含む。 - 特許庁