LATCHEDを含む例文一覧と使い方
該当件数 : 816件
In a state wherein a head part 11b provided on the end part on the other end side in the bone engaging member 11 is inserted from the opening 14 on one opening side, an end part 19 on one side in the housing member 13 is latched on the head part 11b.例文帳に追加
骨係合部材11における他端側の端部に設けられた頭部11bが一端側開口14から挿入された状態で、頭部11bに対してハウジング部材13における一端側の端部19が係止する。 - 特許庁
In the embodiment of a gate insulation type transistor, a gate insulating layer is formed of a ferroelectric semiconductor yttrium barium copper oxide, and the capacity of the transistor is increased, or the transistor is latched in accordance with the polarizing direction of the ferroelectric dielectric layer.例文帳に追加
ゲート絶縁型トランジスターの実施例では、強誘電性半導体イットリウムバリウム銅酸化物によってゲート絶縁層が形成され、その強誘電体層の分極方向によって、トランジスターの容量が増加、またはトランジスターにラッチがかかる。 - 特許庁
In an averaging process, the addition data latched in the latch circuits 13a to 13g are read out and divided by a number corresponding to a prescribed number of sample waveforms, thereby actualizing the averaging process of measured waveforms in a short time.例文帳に追加
そして、平均化処理を行う際、ラッチ回路13a〜13gにラッチされた加算データを読み出しサンプル波形の所定個に対応する数で割り算することによって短時間で測定波形の平均化処理を実現できる構成である。 - 特許庁
The data latched by the latch circuit is a value (indefinite value) obtained by counting clock signals given from the second oscillation circuit outputting the clock signals asynchronous with the clock signal from the first oscillation circuit deciding the CPU motion frequency.例文帳に追加
ラッチ回路でラッチされているデータは、カウンタが、CPUの動作周波数を決める第1発振回路からのクロック信号とは同期しないクロック信号を出力する第2発振回路からのクロック信号をカウントした値であって不定な値である。 - 特許庁
To eliminate a limitation on the clock frequency caused by the strobe signal delay variation due to voltage and/or temperature (PVT) variations so that data signals is driven with sufficiently high reliability and latched in appropriate timing by a memory controller.例文帳に追加
電圧および/または温度(PVT)の変動によるストローブ信号の遅延の変化に起因して生じるクロック周波数の制限をなくし、メモリ・コントローラがデータ信号を十分に高い信頼性で駆動し適切なタイミングでラッチできるようにする。 - 特許庁
When a PCR detection section 38 detects the PCR in the input TS, a latch circuit 42 latches the counted value of the counter, and a PCR exchange section 40 exchanges the original PCR with a result of subtracting the latched count value from the PCR of the input TS.例文帳に追加
PCR検出部38が入力TS内のPCRを検出した時にラッチ回路42はカウンタの計数値をラッチし、PCR置換部40は入力TS内のPCRからラッチされた計数値を減算した値をPCRと置換する。 - 特許庁
When a reset signal 11b is inputted, a second latch signal 37c is outputted and a value of the random number register 34 is latched in an output register 35, and this value is used as an output random number value of a random number IC 14 for determining a big prize.例文帳に追加
リセット信号11bを入力すると第2ラッチ信号37cが出力され、乱数レジスタ34の値が出力レジスタ35へラッチされ、この値が乱数IC14の出力乱数値として大当たりの判定に用いられる。 - 特許庁
To provide a built-up marking cone which is disassembled and easily handled in transportation, which enables a cone part and a base part to be easily and surely latched together and assembled in use, and which is excellent in sense of stability by virtue of a low center of gravity.例文帳に追加
運搬作業時には分解可能で取扱い易く、使用時には、コーン部とベース部とを簡単確実に掛合して組み立てることができ、しかも、重心が低くて安定感にも優れた組立式標識コーンを提供することにある。 - 特許庁
When a normal product code 10101100 is latched by the sense latches SL7-SL0, a current sense amplifier 124 detects non- conduction of common drain lines 120, 121, thereby, it is discriminated whether a normal product code is written in each sector or not.例文帳に追加
センスラッチSL7〜SL0に良品コード「10101100」がラッチされたとき、電流センスアンプ124が共通ドレイン線120および121の非導通を検知し、これにより各セクタに良品コードが書込まれているか否かを判別する。 - 特許庁
The gate control signal 6 is sequentially generated for each overflow signal 9 and the value of the timer buffer 8 selected by the ON/OFF signal selection section 13 and the 0/1 signal selection section 12 is latched by the binary counter 3 depending on the value of an output data buffer 11.例文帳に追加
オーバーフロー信号9の発生毎に順次ゲート信号制御信号6が生成され出力データバッファ11の値に応じてオン/オフ信号選択部13、0/1信号選択部12により選択されたタイマバッファ8の値がバイナリカウンタ3にラッチされる。 - 特許庁
When address data related to a display position in a displaying part for image data continuously transmitted a plurality of times is inputted, the address data is latched to a flip-flop 31, and an EXOR gate 41 compares an output of the flip-flop 31 with the next inputted address data.例文帳に追加
複数回連続して送られてくる画像データの表示部における表示位置に係るアドレスデータを入力するとフリップフロップ31にラッチし、そのフリップフロップ31の出力と、次に入力されるアドレスデータとをEXORゲート41により比較する。 - 特許庁
When a microcomputer 1 detects any IC to which any acknowledge signal is not transmitted at the time of communicating via a bus 6 with IC 2-4, the microcomputer 1 controls a power source circuit 5 to disconnect the power source of equipment, and then to restore it so that the latched-up IC can be reset.例文帳に追加
マイクロコンピュータ1がIC2乃至4とのバス6通信時にアクノリッジ信号が送信されないICを検出した場合、電源回路5を制御して機器の電源を切断、その後、復帰させることでラッチアップしたICにリセットをかけるようにした。 - 特許庁
In the case of performing pre-fetching, a multiplexer 6 is controlled by the value of the register 15 and an adder 17 adds either of a pixel width designation register 3 or a cache line offset 4 with a last-time reference address latched in an address latch 2 to obtain the address of a pre-fetching destination.例文帳に追加
プリフェッチする場合には、プリフェッチ指定レジスタ15の値によりマルチプレクサ6を制御し、画素幅指定レジスタ3あるいはキャッシュライン・オフセット4のいずれかを、アドレスラッチ2にラッチされている前回参照アドレスと加算器17で加算し、プリフェッチ先アドレスを得る。 - 特許庁
Even if the plasma display device 1 gets a physical shock, the elastic bodies 6 absorb the stress by constituting a latched structure of the PDP 4 with the elastic bodies 6, the impact on the PDP is reduced, and the glass forming the PDP is prevented from cracking.例文帳に追加
弾性体6によりPDP4を係着する構造とすることにより、プラズマディスプレイ装置1が衝撃を受けたときでも、その応力を弾性体6が吸収するため、PDP4への衝撃が軽減され、PDP4を構成するガラスの割れを防止できる。 - 特許庁
After the cylinder part is latched to the two housings by a retainer (16) supported at the second housing, the two housings effect interaction on an adjustable interface in an axial direction formed with an engaging screw to make a change of the insertion direction of the cylinder part into the first housing.例文帳に追加
前記筒部が、第2のハウジングに支持されたリテイナー(16)により、両ハウジングにラッチされた後、両ハウジングは、第1のハウジング中への筒部の挿入方向を変更するような係合ねじで形成された調節可能な軸方向のインターフェースに相互作用する。 - 特許庁
To make fraudulent conduct difficult and to reliably use a counter value latched based on the entry of a game ball in game control, in a game machine in which the value of a counter counting clock signals is a random number value used in determination of a jackpot or the like.例文帳に追加
クロック信号を計数するカウンタの値を大当り等の判定に用いられる乱数値とする遊技機において、不正行為を困難にすると共に、遊技球の入賞に基づいてラッチされたカウンタ値を確実に遊技制御で使用できるようにする。 - 特許庁
The device for attaching the snow stopper makes the snow stopper attached in the proper position on the slope of each roof in such a manner that a part of a separately-provided attachment member 11 is latched to the supporting plate of the rear-side bottom side portion of the body, in accordance with form conditions of the roof.例文帳に追加
このように構成する雪止め具をそれぞれ屋根の法面上の適当位置に、屋根の形態状況に合わせて、別設する取付部材11の一部を前記本体の後側底辺部の支板に掛止めて取付けるようにする装置である。 - 特許庁
The lower side of an insert body 11 is formed to be able to penetrate through a through hole Dc, and in the lower side of the insert body 11, there are provided first latch portions 12c and second latch portions which are latched around the through hole Dc in the under surface of a deck plate D.例文帳に追加
インサート本体11の下部側は貫通孔Dcを貫通可能に形成されるとともに、インサート本体11の下部側には、デッキプレートD下面の貫通孔Dc周りに掛止される第1掛止片12c及び第2掛止片が設けられている。 - 特許庁
After a cable D is fixed into a cable holding portion 5, a latch projection 4 of the carpet fastener 1 is inserted into a latch hole Ca of the carpet C from downside so that a latch brim 4b of the latch projection 4 is latched on the peripheral edge portion of the latch hole Ca of the carpet C.例文帳に追加
ケーブル保持部5にケーブルDを固定した後、カーペット留め具1の係止突起4をカーペットCの係止孔Caに下方から挿入して、該係止突起4の係止鍔4bを、カーペットCの係止孔Caの周縁部に係止する。 - 特許庁
To make a fraudulent act difficult and to reliably use a counter value latched according to the prize winning the a game ball in game control, in a game machine in which the value of a counter for counting clock signals is made a random number value to be used for determining a jackpot etc.例文帳に追加
クロック信号を計数するカウンタの値を大当り等の判定に用いられる乱数値とする遊技機において、不正行為を困難にすると共に、遊技球の入賞に基づいてラッチされたカウンタ値を確実に遊技制御で使用できるようにする。 - 特許庁
A mode determination circuit 22 determines the operation mode to the rewrite mode when each level of the operation mode selecting terminal T1 and a test mode transition enable terminal MD0, where a latch circuit L1 is latched when a reset signal becomes inactive, is L and H respectively.例文帳に追加
モード決定回路22は、リセット信号が非アクティブになったときにラッチ回路L1がラッチした動作モード選択端子T1およびテストモード遷移イネーブル端子MD0の各レベルがそれぞれL,Hである場合に、動作モードを書換えモードに決定する。 - 特許庁
An electronic endoscope 10 for subjecting the output signal of a CCD 11 to digital image processing is connected to a processor 18 through a cable and the digital image signal outputted from the electronic endoscope 10 is latched by an image latching circuit 20 in the processor 18.例文帳に追加
CCD11の出力信号をデジタル映像処理する電子スコープ10がケーブルを介してプロセッサ装置18に接続されており、このプロセッサ装置18では、映像ラッチ回路20により上記電子スコープ10から出力されたデジタル映像信号をラッチする。 - 特許庁
One method of operating a synchronous memory device 300 comprises receiving write data on the data connection terminal 306, latching the write data in the write latch 304, and releasing the data connection terminal 306 after the write data is latched.例文帳に追加
シンクロナスメモリ300における処理を実行する方法の1つは、データ接続端子306で書き込みデータを受け取るステップと、書き込みデータを書き込みラッチ304にラッチするステップと、書き込みデータをラッチした後、データ接続端子306を開放するステップとを含む。 - 特許庁
A shift register 9 latches a logical value denoted by the detection signal in prescribed timing, a 4-value converter 11 converts the logic value latched by the shift register 9 into 2-bit data according to a prescribed rule and restores the data to the original data subjected to QPSK modulation.例文帳に追加
検波信号が示す論理値は、シフトレジスタ9により所定のタイミングでラッチされ、4値変換器11は、シフトレジスタ9がラッチした結果を所定の規則に従って2ビットのデータに変換することにより、QPSK変調を施された元のデータを復元する。 - 特許庁
This locking mechanism is so structured that the locked part 4d latched in the latching hole 10a is released from the latching hole 10a when the optical module housed in the cage 10 is pulled forward in the direction of taking the optical module out of the the cage 10.例文帳に追加
このロック機構は、ケージ10内に収容された光モジュールをケージ10内から取り出す方向であるケース1の前方にレバー3を引くと、係止孔10aに係止しているロック部4dが係止孔10aから外れるように構成されている。 - 特許庁
To provide a static semiconductor storage device capable of preventing malfunction of a semiconductor storage device by ensuring the margin between a power source voltage level of data latched by a memory cell which is to be caused by high resistance of a ground voltage line in the case of low voltage operation and a ground voltage level.例文帳に追加
低電圧の動作時に接地電圧ラインの高抵抗によるメモリセルにラッチされたデータの電源電圧レベルと接地電圧レベル間のマージンを確保して、半導体メモリ装置の誤動作を防止し得るスタチック半導体メモリ装置を提供する。 - 特許庁
By inserting and fastening the fastening protruding part 11 provided on the side face of the rod-like electrode 1 to the fastening recessed part 10 of the shaped refractory 2, shaped refractories 2 around the electrode are latched to the rod-like electrodes 1 fixed to the furnace bottom plate 35.例文帳に追加
棒状電極1の側面に設けた係止突部11が定形耐火物2の係止凹部10に挿入されて係合することにより、炉底板35に固定された棒状電極1に電極周りの定形耐火物2が掛かり止めされる。 - 特許庁
The slide fitting part and a sidewall extending part are provided on one divided portion and the other divided portion is formed into a cross section of substantially an L-shape with a front surface wall and a plane wall, and both of the divided portions are linked with a hinge part, so as to be pivotal and latched by a latching means.例文帳に追加
一方の分割部分に前記スライド係合部と側壁延長部を設け、他方の分割部分を正面壁と平面壁で断面略L字状に形成し、両分割部分をヒンジ部で回動自在に連結し、係止手段で係止した。 - 特許庁
The data signal Data1 and the strobe signal Stb1 are latched by the flip-flops 26 and 27 in response to the rising edge of a clock signal CLK1a and outputted to driver circuits 28 and 29 after the jitter component generated through the level shift circuits 23 and 24 is removed.例文帳に追加
データ信号Data1,ストローブ信号Stb1は、フリップフロップ26,27によって、クロック信号CLK1aの立ち上がりエッジに応答してラッチされ、レベルシフト回路23,24までに発生したジッタ成分が除去されてドライバ回路28,29に出力される。 - 特許庁
And decided each address is latched to a corresponding NAND flash memory to store the same part of data to be written in the NAND flash memories N-1 to N-n, and the parts are supplied en bloc to the NAND flash memories N-1 to N-n.例文帳に追加
そして、書き込み対象のデータの同一部分をNANDフラッシュメモリN−1〜N−nに記憶させるため、決定した各アドレスを該当するNANDフラッシュメモリにラッチさせ、当該部分を一括してNANDフラッシュメモリN−1〜N−nに供給する。 - 特許庁
The waveform shaping unit 20 shapes wave form of at least either each bit of the luminance data DL or the clock CK in such a manner that the latched data of a calibration data Dc included in at least one bit of the luminance data DL by the clock CK is equal to the expected value.例文帳に追加
波形整形部20は、輝度データDLの少なくともひとつのビットに含まれるキャリブレーションデータDcをクロックCKでラッチしたデータがその期待値と一致するように、輝度データDLの各ビットまたはクロックCKの少なくとも一方の波形を整形する。 - 特許庁
The defective of the evaluation wiring and the defectives besides that can be discriminated easily by writing the specified logic level (an expected value) from the input circuit and reading the logic level latched to the latch circuit under the state, thus shortening the development period of the semiconductor manufacturing process.例文帳に追加
この状態で、入力回路から所定の論理レベル(期待値)を書き込み、ラッチ回路にラッチされた論理レベルを読み出すことで、評価用配線の不良と、それ以外の不良とを容易に判別でき、半導体製造プロセスの開発期間を短縮できる。 - 特許庁
In this state, the output terminal of an AND gate 7 becomes H to prohibit the write-in of DFF 5-2, and the signal of a DATA-IN terminal 21 is latched by DFF 5 at the nest build up signal of CLK through an AND gate 8.例文帳に追加
この状態では、ANDゲート7の出力端子はHとなり、DFF5−2の書き込みが禁止されると同時に、ANDゲート8を通じて、DATA_IN端子21の信号がその次のCLKの立ち上がり信号でDFF5にラッチされる。 - 特許庁
The movable latch 30 is formed with a latch projection 32 which enters the latch engagement hole 62 when the lever 20 is turned to the latched position, and comes out of the latch engagement hole 62 by the biasing force of a spring portion when the lever 20 is turned to the unlatched position.例文帳に追加
可動ラッチ30には、レバー20をラッチ位置に回動させたときには、ラッチ係合穴62に入り込み、レバー20をラッチ解除位置に回動させたときには、ばね部の付勢力によってラッチ係合穴62から抜け出るラッチ突起32を設ける。 - 特許庁
In case that the inclination of the current is small (in case that input voltage VDD is small), the output of a CMP2 is on H level at completion of the clocking of the timer TIM, and this H level is latched by FF1, and an L level is outputted from the Q bar terminal of FF1.例文帳に追加
電流の傾きが小さい場合(入力電圧VDDが小さい場合)は、タイマTIMの計時完了の時点で、CMP2の出力がHレベルとなっており、このHレベルはFF1にラッチされ、FF1のQバー端子からLレベルが出力される。 - 特許庁
The apparatus clamping fixture 20 includes a mounting part 23 on which the display unit 12 is mounted, a latching part 21 latched to a rising part 3, and a tilting angle control part 22 which can control the tilting angle of the display unit 12 relative to the rising part 3.例文帳に追加
表示装置12が装着される装着部23と、立ち上がり部3に掛止される掛止部21と、立ち上がり部3に対する表示装置12の傾斜角度を調節可能な傾斜角度調節部22とを含んで装置取付具20を構成する。 - 特許庁
The audio data 3 are sequentially shifted through the registers 41, 41,...41 of the first stage, and thereafter directly transferred to the registers 41, 41,...41 of the second stage, and similarly the audio data 3 are latched by the registers 41, 41,...41 of the third to fifth stages resulting in applying one-dimensional filter processing to the audio data 3.例文帳に追加
音声データ3は、1段目のレジスタ41,41,・・・41を順次シフトされた後、直接2段目のレジスタ41,41,・・・41に転送され、同様に、3〜5段目のレジスタ41,41,・・・41に音声データ3が格納され、1次元フィルタ処理が行われる。 - 特許庁
A tip of an end part 34A of a roof head lining 34 is latched on the outside of a compartment corresponding to a top part 32A of a B pillar garnish 32, and the top part 32A of the B pillar garnish 32 and the tip of the end part 34A of the roof head lining 34 are lapped in a side view.例文帳に追加
ルーフヘッドライニング34の端末部34Aの先端が、Bピラーガーニッシュ32の上端部32Aの車室外側に係止されており、Bピラーガーニッシュ32の上端部32Aと、ルーフヘッドライニング34の端末部34Aの先端とが側面視でラップしている。 - 特許庁
The random number RA is extracted through a key selector 43 and latched in a key register 45 by an input enable signal EN outputted from a timing monitoring counter 47 driven by a clock CLKA different form the clocks CLK1, CLK2, CLK3 to obtain a hardware key to be an inherent secret key.例文帳に追加
この乱数RAを、鍵セレクタ43を通じて取り出し、クロックCLK1,CLK2,CLK3‥‥とは別のクロックCLKAによって駆動されるタイミング監視カウンタ47からの取り込みイネーブル信号ENによって、鍵レジスタ45にラッチして、固有の秘密鍵であるハードウエア鍵を得る。 - 特許庁
The outgoing line 200 extending from a winding finish end of the field coil 4 wound around a winding drum part of an insulating bobbin is latched at a first latching part 53 so that an acute angle is 90 degrees or less, and headed in the reverse direction to the winding direction of the field coil 4.例文帳に追加
絶縁ボビンの巻胴部に巻回された界磁コイル4の巻終わり端から伸びる引出線200は、第1の係止部53に90度以下の鋭角をなすように係止されており、界磁コイル4の巻回し方向に対して逆方向に向かっている。 - 特許庁
The rotation-inhibiting means is composed of a protruding section 55 which is installed on the valve housing 20 and extends along the shaft direction of the valve element 36 and a recessed groove 57 which is installed on the valve 36 and latched on the protruding section 55, and is guided along the protruding section 55.例文帳に追加
回り止め手段が、弁ハウジング20に設けられかつ弁体36の軸方向に沿って延びる凸条部55と、弁体36に設けられかつ凸条部55に係合するとともに該凸条部55に沿ってガイドされる凹溝部57とにより構成される。 - 特許庁
In this case, a horizontal drive pulse generating circuit 10 supplies a horizontal drive pulse to the horizontal electric charge transfer register 4 after initial transfer of two times to allow the signal electric charges latched by the horizontal electric charge transfer register 4 to an output 22 by one packet.例文帳に追加
その際、水平駆動パルス発生回路10は最初の2回の転送のそれぞれの後で水平駆動パルスを水平電荷転送レジスター4に供給し、水平電荷転送レジスター4が保持している信号電荷を1パケット分、出力22側に転送させる。 - 特許庁
Thus, a reorder object in the scan chain is easily retrieved, cell omission and the mistake of the functions of scan-in (SI) and scan-out (SO) are prevented, cutting through of data and a failure that a normal value can not be latched are evaded and the reordering of the cells in soft macro is inhibited.例文帳に追加
それによって、スキャン・チェーン内のリオーダ対象の検索を容易にし、セルの抜けやスキャン・イン(SI)およびスキャン・アウト(SO)の機能の間違いを防ぎ、データの突き抜けや正常値をラッチできないという不具合を回避し、ソフトマクロ内のセルのリオーダを禁止する。 - 特許庁
The data signal Data1 and the strobe signal Stb1 are latched by the flip-flop 26, 27 in response to a rising edge of a clock signal CLK1a to reduce a jitter generated by every part up to the level shift circuit 23, 24 and outputted to a driver circuit 28, 29.例文帳に追加
データ信号Data1,ストローブ信号Stb1は、フリップフロップ26,27によって、クロック信号CLK1aの立ち上がりエッジに応答してラッチされ、レベルシフト回路23,24までに発生したジッタ成分が除去されてドライバ回路28,29に出力される。 - 特許庁
In use, a folded shape of a folded part is unfolded so that the latching part can be latched to the peripheral edge of the coffee cup 5, and the latching part supports the drip bag body by lifting it in the upward direction of the cup, while the drip bag body is opened.例文帳に追加
アーム部には一以上の折り曲げ部が備えられ、使用時には折り曲げ部の折り曲げ形状を伸ばして前記の掛止部をコーヒーカップ5の周縁部に掛止させ、ドリップバッグ本体を開口させつつ、掛止部がドリップバッグ本体をカップの上方向に持ち上げて支持する。 - 特許庁
According to the invention, a command signal can be subjected to a latch operation in synchronization with a clock signal not subjected to frequency division not because a command signal is latched in synchronization with a clock signal subjected to frequency division but because the command generation circuit is activated in synchronization with the clock signal subjected to frequency division.例文帳に追加
本発明によれば、分周されたクロック信号に同期してコマンド信号のラッチを行うのではなく、分周されたクロック信号に同期してコマンド生成回路を活性化させていることから、分周されていないクロック信号に同期してコマンド信号のラッチ動作を行うことができる。 - 特許庁
The protrusion 5 has a locking coupling part 5A projected from the inner surface of the wall 2 to the inside of the case 1 and latched to the protrusion 3, and a pair of vertical supports 5B coupled at both sides of the coupling part 5A to the inner surface of the case 1B.例文帳に追加
内面突出部5は、周壁2の内面からケース1の内側に突出して設けられると共に、引掛凸起3に引っかけられる係止連結部5Aと、この係止連結部5Aの両側を第2ケース1Bの内面に連結している一対の垂直支持部5Bとを備える。 - 特許庁
During maintenance and inspection in the pit 17 at the lowest portion of the hoistway 1, the hook 27 of the chain 26 at a lower side of the car 6 is latched with the latching section 30 of the guide rail 10, thereby coupling the car 6 and the guide rail 10 through the chain 26 to regulate movement of the car 6.例文帳に追加
昇降路1の最下部のピット部17内で保守点検の作業の際に、かご6の下側のチェーン26のフック27をガイドレール10の掛止部30に掛け止めることで、そのチェーン26を介してかご6とガイドレール10とを連結してかご6の移動を規制する。 - 特許庁
A control processor address A103, a control processor enable E103 and control processor data D103 outputted from a control processor 103 are latched by an information latch 104 and a data latch 105 and outputted as an information latch address A104, an information latch enable E104 and data latch data D105.例文帳に追加
制御プロセッサ103からの出力の制御プロセッサアドレスA103、制御プロセッサイネーブルE103、制御プロセッサデータD103は、情報ラッチ104とデータラッチ105でラッチされ、情報ラッチアドレスA104、情報ラッチイネーブルE104、データラッチデータD105に出力される。 - 特許庁
A delay circuit 22 controlled by a microcomputer 23 is provided in the processor 18 and predetermined delay quantity is applied to the reference clock signal supplied from the electronic endoscope 10 and the image signal is accurately latched by a latch pulse based on the clock signal from the delay circuit.例文帳に追加
そして、上記プロセッサ装置18内にマイコン23により制御される遅延回路22を設け、上記電子スコープ10から供給された基準クロック信号に所定の遅延量を与え、この遅延クロック信号に基づいたラッチパルスで映像信号を正確にラッチする。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|