「LATCHED」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Coded external input channel selection signals (A, B) are latched, isolated by first isolation circuits (PC0, PC1), the result is given to an analog circuit side and decoded.例文帳に追加

コード化された外部入力チャンネル選択信号（Ａ、Ｂ）をラッチし第１の絶縁回路（ＰＣ０、ＰＣ１）で絶縁してアナログ回路側に渡しデコードする。 - 特許庁

Thus, the control part 12 is latched preferentially, and when either the control part 12 or the storing element 16a outputs the signal, the signal is outputted to the other side.例文帳に追加

このように、制御部１２を優先的にラッチし、制御部１２及び記憶素子１６ａのいずれかから信号が出力されると他方のデバイスへ信号を出力する。 - 特許庁

These multiplication results are added by an accumulated adder part 40, the added results are latched by a data output part 51 and outputted as the output data OUT1.例文帳に追加

この乗算結果は累積加算部４０で加算され、その加算結果はデータ出力部５１にラッチされて、出力データＯＵＴ１として出力される。 - 特許庁

The spindle is provided with a power limiting element collaborated with the hydraulic fluid in the hole to generate the resistance force to the rotation of a spindle body, when the relatively rotatable end member is latched by the frame.例文帳に追加

更に、スピンドルは、相対回転可能な端部メンバがフレームにラッチされた時に、スピンドルボデーの回転に対する抵抗力を発生するために、穴内の油圧流体と共同する力制限要素を有している。 - 特許庁

When a determination chance of the big win or the like comes, by just reading the values of the latch register 19, the output data of the comparison ROM 17 can be latched in the latch register 19 and read in a MPU 11.例文帳に追加

大当たり等の判定契機が到来すると、単に、ラッチレジスタ１９の値をリードするだけで、比較ＲＯＭ１７の出力データをラッチレジスタ１９にラッチしＭＰＵ１１に読み込むことができる。 - 特許庁

The CD_JGE latches DIN with a plurality of thresholds as criteria in synchronization with CLK, and processes the latched results to generate two kinds of candidates comprising the combination of the reproduction data and phase comparison signals.例文帳に追加

ＣＤ＿ＪＧＥは、ＣＬＫに同期して複数のしきい値を判定基準としてＤＩＮをラッチし、このラッチ結果を処理することで再生データ信号および位相比較信号の組合せからなる候補を２種類生成する。 - 特許庁

A signal from a scan route 4 latched by a latch 10 is provided to an input terminal SI for scan data of scan FF2, provided to a front stage of an input terminal I of a logic block 1.例文帳に追加

論理ブロック１の入力端子Ｉの前段に設けられたスキャンＦＦ２のスキャンデータ用の入力端子ＳＩに、スキャン経路４からきた信号をラッチ１０でラッチして与えるように構成する。 - 特許庁

Thus, the offset of the output voltage of the operational amplifier 1a is quantized while being weighted in accordance with the number of times of the latched output voltage at that time, and is stored within the control circuit 2a as a binary logic signal.例文帳に追加

このようにして、そのときのラッチが何回目であるかに応じて重み付けしてオペアンプ１ａの出力電圧のオフセットを量子化し、２値の論理信号として制御回路２ａ内に記憶する。 - 特許庁

Consequently, the adjustment member 68 is locked (latched) by every fixed amount (fixed angle) of rotation and an amount of rotation of the adjustment member is adjusted with sufficient accuracy.例文帳に追加

したがって、一定量（一定角度）の回転毎に調整部材６８が係止（ラッチ）されることになり、調整部材の回動量を精度良く調節することができる。 - 特許庁

A bat spring 3 for forwardly energizing the bat 2 is prepared behind the bat 2, and the upper end part and the lower end part are latched by bat flange cords 4 attached to the bat 2 and the bat flange 24, respectively.例文帳に追加

バット２を前方に付勢するためのバットスプリング３が、バット２の後方に設けられ、その上端部および下端部が、バット２およびバットフレンジ２４に取り付けられたバットフレンジコード４にそれぞれ係止されている。 - 特許庁

A latch circuit 32 outputs a plurality of latched data D(-n), D(0) to D(+n) by latching the data DQ with a plurality of delayed signals S(-n) to S(0), S(0) to S(+n).例文帳に追加

ラッチ回路３２は、複数の遅延信号Ｓ（−ｎ）〜Ｓ（０）〜Ｓ（＋ｎ）によりデータＤＱをラッチした複数のラッチデータＤ（−ｎ）〜Ｄ（＋ｎ）を出力する。 - 特許庁

Furthermore, when a noise is intruded, even if the selector signals S1-S3 sequentially go to the 'L' level, since the noise is not latched by all the latch circuits 5-7, the output from the NOR gate 8 is prevented.例文帳に追加

また、ノイズが入力された場合、セレクタ信号Ｓ１〜Ｓ３が順次「Ｌ」レベルになっても、ノイズがすべてのラッチ回路５〜７にラッチされないので、ノアゲート８からの出力は防止される。 - 特許庁

P-FF (FF cascade connected with three D latches) 217 and 221 are made into configuration (controlled P-FF) controllable to be functioned as P-FFs or to maintain a latched state.例文帳に追加

Ｐ−ＦＦ（３個のＤラッチを縦列接続したＦＦ）２１７、２２１はＰ−ＦＦとして機能するか又はラッチ状態を維持するように制御可能な構成（コントロールドＰ−ＦＦ）とする。 - 特許庁

The logical level generated at the fuse-link 30 by the current transmitted is latched in the latch 16 by the trailing edge of the pulse, thereby representing whether the fuse-link 30 is blown out or not.例文帳に追加

送られた電流によってヒューズリンク３０で発生した論理レベルは、パルスのトレーリングエッジによってラッチ１６内にラッチされ、ヒューズリンク３０が溶断されているか溶断されていないかを示す。 - 特許庁

According to the timing pulse generator, the period of reference pulse signals RS generated from an encoder signal is counted by an up-counter 71, and the counted value is latched by a 16-bit latch circuit.例文帳に追加

エンコーダ信号から生成された基準パルス信号ＲＳの周期をアップカウンタ７１で計数し、その値を１６ビットのラッチ回路でラッチする。 - 特許庁

By providing the second stator 12, the moving member 2 does not directly excite the permanent magnet 15 reversely when the latched moving member 2 is released, thereby preventing the magnet 15 from demagnetizing.例文帳に追加

この第２の固定子１２を設けたことにより、固着ラッチ状態の可動子２を解放するとき、永久磁石１５に対して直接逆励磁することはなく、永久磁石１１が減磁しない。 - 特許庁

Latch circuits 77a and 77b composing of a random number determine register 77 input the counter output of the 16-bit counter 76 and when a starting port switch signal is turned on, the counter output is latched.例文帳に追加

乱数確定レジスタ７７を構成するラッチ回路７７ａ，７７ｂは、１６ビットカウンタ７６のカウンタ出力を入力し、始動口スイッチ信号がオンするとカウンタ出力をラッチする。 - 特許庁

The LCD latches the data sent through the LCD bus D0 to D3 successively according to clock pulses (CLK) and outputs latched data of one line longitudinally twice according to double pulses (DBLLP).例文帳に追加

LCDは、クロックパルス（LCLK）に基づいて、LCDバスD0乃至D3を介して送られてくるデータを順次ラッチし、ダブルパルス（DBLLP）に基づいて、ラッチしている１ライン分のデータを縦方向に２回出力する。 - 特許庁

The read data is transmitted to corresponding D/A converting parts respectively, when data is transmitted to all D/A converting parts, they are simultaneously latched by a common synchronizing signal, analog voltages are output at once.例文帳に追加

読み出されたデータはそれぞれ対応するＤ／Ａ変換部に送られ、全てのＤ／Ａ変換部にデータが揃うと共通の同期信号により同時にラッチされ、アナログ電圧が一斉に出力される。 - 特許庁

Data inputted by a test data input terminal 2 is latched by the D flip flop 4 of a prestage by a clock signal inputted from a clock terminal 3 and is delayed with a delay component 6 by delay time td.例文帳に追加

テストデータ入力端子２より入力されたデータは、クロック端子３より入力されるクロック信号により、前段のＤフリップフロップ４でラッチされ、その後、遅延成分６で遅延時間ｔ_dだけ遅延する。 - 特許庁

When the micro processor part 1 executes read access, a read control signal generation part 5 supplies a read control signal to a latch part 6 and asynchronous data latched by the latch part 6 is read.例文帳に追加

次に、マイクロプロセッサ部１により読み出しアクセスがなされると、読み出し制御信号生成部５によりラッチ部６に対して読み出し制御信号が供給され、ラッチ部６にラッチされていた非同期データが読み出される。 - 特許庁

In the driver 20, the pixel data sampled by the section 16 are latched by the control signals from the section 12 and outputted to the panel 22 by the control signals outputted through the section 16.例文帳に追加

データドライバ２０は、Ｓ／Ｈ部１６でサンプリングされた画素データを制御信号生成部１２からの制御信号でラッチし、Ｓ／Ｈ部１６を介して出力される制御信号により液晶パネル２２へ出力する。 - 特許庁

Light emitting data are fed to an RDATA latch 13R, a GDATA latch 13G, and a BDATA latch 13B, and latched as R, G, B data for each picture element.例文帳に追加

発光データがＲＤＡＴＡラッチ１３Ｒ、ＧＤＡＴＡラッチ１３ＧおよびＢＤＡＴＡラッチ１３Ｂへ供給され、１画素毎にＲ、Ｇ、Ｂデータとしてラッチされる。 - 特許庁

To provide a refresh circuit capable of reducing electric current consumed during a refresh operation by preventing a row address maintaining a prescribed level from being unnecessarily latched.例文帳に追加

所定レベルを維持するローアドレスが不要にラッチされないようにすることにより、リフレッシュ動作時に消費される電流を減少できるようにしたリフレッシュ回路を提供すること。 - 特許庁

The adder 2 outputs a frequency-divided clock from a carry signal CRY terminal when the addition value of the value N and latched value exceeds the constant value M.例文帳に追加

加算器２は、値Ｎとラッチされた値の加算結果が一定の値Ｍを超えた時に、桁上げ信号ＣＲＹ端子から分周クロックとして出力する。 - 特許庁

The word line driver 120a is basically constituted by PMOS transistors QP1-2 and NMOS transistors QN1-2 so that a word line reset level voltage (negative voltage) Vw set at the reset operation is latched and stored.例文帳に追加

リセット動作時に設定されたワード線リセットレベル電圧（負電圧）Ｖｗをラッチして記憶するように、ＰＭＯＳトランジスタＱＰ１〜２及びＮＭＯＳトランジスタＱＮ１〜２でワード線ドライバ１２０ａを基本構成する。 - 特許庁

This connector assembly 1 has the base housing 3 for housing a plurality of contacts 2, and a pressure plate housing 6, fit to the connecting end of the base housing 3 and latched to the base housing 3 in the fitting position.例文帳に追加

コネクタ組立体１は、複数のコンタクト２を収容するベースハウジング３と、ベースハウジング３の接続端に取り付けられると共に取付位置でベースハウジング３にラッチされる加圧プレートハウジング６とを有する。 - 特許庁

Data read out from a desired memory cell at the time of read- out cycle is latched by a data latch circuit 3 after it is amplified by a pre-amplifier circuit 2, and inputted to a read-data bus switching circuit 4.例文帳に追加

読出しサイクル時に所望のメモリセルから読み出されたデータは、プリアンプ回路２で増幅された後、データラッチ回路３でラッチされ、リードデータバス切換回路４に入力される。 - 特許庁

A main scanning counter value at this time is latched by a latch 562 as a main scanning coordinate value at the time of detecting a right end, thereby, a right end coordinate is detected for a paper 3.例文帳に追加

そして、このときの主走査カウンタ値が右端検出時の主走査座標値として、ラッチ５６２にラッチされることにより用紙３に右端座標が検知されるようになっている。 - 特許庁

The memory blocks are selected by the latched second addresses, and then the same rows of the respective selected memory blocks are simultaneously activated in response to to the first address.例文帳に追加

前記ラッチされた第２アドレスのメモリブロックが選択され、その次に、前記第１アドレスに応答して前記各選択されたメモリブロックの同一の行が同時に活性化される。 - 特許庁

After the display data stored in the data register 3 are latched with a latch 5, the data are distributed by a distributing part 9 to be inputted to prescribed output terminals (1) to (300) of an output circuit 7.例文帳に追加

データレジスタ３に格納された表示データはラッチ５でラッチされてから振分部９により振り分けられて出力回路７の所定の出力端子（１）〜（３００）に入力される。 - 特許庁

A control target value calculated and latched at each frame is outputted at each N frame as a control output, and the controlling frequency of the exposure control or the white balance control during the zoom operation is reduced in response to the zoom speed.例文帳に追加

フレーム毎に演算されラッチされる制御目標値をＮフレーム毎に制御出力として出力させ、ズーム動作中における露出制御やホワイトバランス制御の制御頻度をズーム速度に応じて減少させる。 - 特許庁

The right and left light units 23R and 23L are latched by inserting an upper plate 22 into the inside of the machine body, and the outside of the machine body is fixed on the right and left fixing parts 44.例文帳に追加

左右のライトユニット２３Ｌ，２３Ｒは、その機体内側は上部プレート２２が差し込まれて係止され、機体外側は、左右の取付け部４４に固定されている。 - 特許庁

An access to a FLASH is started immediately after a column address is latched to an SDRAM, and a sharing bus controller outputs an address for writing-in or reading-out for the FLASH to an address bus.例文帳に追加

ＳＤＲＡＭにカラム・アドレスをラッチさせたなら、その直後にＦＬＡＳＨへのアクセスを開始し、共有バスコントローラがアドレスバス上にＦＬＡＳＨに対する書き込みまたは読み出しのアドレスを出力する。 - 特許庁

The value latched in the latch circuits 32, 33 are respectively reset to '0' periodically by an initializing section 43 and to an initial value depending on the frequency of the sine wave signal.例文帳に追加

ラッチ回路３２，３３の保持値は定期的に初期化部４３により「０」および正弦波信号の周波数に応じて定まる初期値にそれぞれリセットする。 - 特許庁

Further, the PLL control signal 1 is input into a flip-flop 8 and is latched in rising a dividing signal A, thereby generating a synchronous control signal synchronized with a VCO signal.例文帳に追加

さらに、このＰＬＬ制御信号１をフリップフロップ８に入力し、分周信号Ａの立下りでラッチすることにより、ＶＣＯ信号に同期した同期制御信号を生成する。 - 特許庁

The data read from the A/B phase pattern table is latched by a locational data latching circuit 31, and synchronous signal data is extracted at a synchronous signal referring part 32, to determined a synchronous location and to store it in memory 35.例文帳に追加

Ａ／Ｂ相パターンテーブルから読み出されたデータを位置データラッチ回路３１でラッチすると共に、同期信号データを同期信号参照部３２で抽出し、同期位置を決定してメモリ３５に記憶する。 - 特許庁

The wick roller assembly is rotatably attached to the fuser section of the device, and releasably latched in the section, whereby the fuser roller of the assembly is rapidly and easily accessed for the purpose of maintenance.例文帳に追加

ウィックローラアセンブリは、装置のフューザセクションに回転自在に取り付けられるとともに該区分に解除自在にラッチ止めされることにより、整備のためアセンブリのフューザローラに迅速かつ容易にアクセスできる。 - 特許庁

When it does not corresponds to an address, as a column address is performed before being latched, memory access operation is performed in the main memory array without delay.例文帳に追加

対応しない場合デコードはカラムアドレスがラッチされる前に実行されるので、メモリアクセス動作は遅れ無しで主メモリアレイ内で実行される。 - 特許庁

Pieces of display data D1-Dn are latched by a data latch 11 and provided to AND gates 12_1-12_n to which gate control is performed by a blank signal/BLK.例文帳に追加

表示データＤ１〜Ｄｎは、データラッチ１１にラッチされ、ブランク信号／ＢＬＫでゲート制御されるＡＮＤゲート１２_１〜１２_ｎに与えられる。 - 特許庁

Either one of outputs D among the outputs D latched by the latch circuits LT, LT, etc., becomes the feedback input signal O to the program cell 2 via a feedback line FBL.例文帳に追加

ラッチ回路ＬＴ，ＬＴ，…にラッチされた複数の出力Ｄのうちいずれかの出力Ｄが、帰還ラインＦＢＬを介して、プログラムセル２の帰還入力信号Ｏとなる。 - 特許庁

A multi-stage register 15 latches the correlation obtained from the matched filter 11 firstly and an adder 13 sums the latched correlation to the correlation obtained by the matched filter 11 secondly to calculate the final correlation.例文帳に追加

１回目にマッチドフィルタ１１により得られる相関値を多段レジスタ１５に保持しておき、これを２回目にマッチドフィルタ１１により得られる相関値と加算器１３により加算することで最終的な相関値を算出する。 - 特許庁

Two-phase analog voltages at sinθ and cosθ are input and changed into rectangular waves, a change in any one sign in detected, and counted values in one cycle are detected and latched.例文帳に追加

ｓｉｎθ、ｃｏｓθの２相アナログ電圧を入力して矩形波とし、いずれか一方の符号変化時を検出して１周期のカウント値を検出しラッチする。 - 特許庁

An exclusive OR is secured via an exclusive OR gate 22 and accordingly the phase difference value is detected for the signals which are latched by the D flip-flops 10 and 12.例文帳に追加

Ｄフリップフロップ１０，１２でラッチされた信号は、排他的論理和ゲート２２で、排他的論理和をとることにより位相差量が検出される。 - 特許庁

The other end of the hallux corrective belt 30 is pulled while adjusting so that a proper tension is applied on the hallux valgus of the user towards the corrective direction (opposite direction to the valgus direction) and latched in the pulled position.例文帳に追加

母趾矯正ベルト３０の他端を利用者の外反母趾に対して矯正方向（外反方向とは逆方向）に適度にテンションを与えるように調整しつつ引っ張り、当該引っ張り位置において係止せしめる。 - 特許庁