「LATCHED」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A plurality of data outputted from the plurality of memory cells C1, C2 are sequentially read out by a single reading amplifier 2, and the read-out data rdata sequentially outputted from the reading amplifier 2 are latched by a plurality of latch circuits 4a, 4b, to correct the data based on the data latched by the latch circuits 4a, 4b.例文帳に追加

複数のメモリセルＣ１，Ｃ２から出力される複数のデータを１つのリードアンプ２で順次読み出し、リードアンプ２から順次出力される読み出しデータrdataを複数のラッチ回路４ａ，４ｂでラッチし、ラッチ回路４ａ，４ｂでラッチしたデータに基づいてデータ訂正処理を行う。 - 特許庁

By a data selecting section 25, any one out of the data latched to the latch circuit section 22 and data obtained by inverting the output logic of the data latched to the latch circuit section 22 by a logic inversion section 24, is selected and output in accordance with the logical information of the fuse element section 23 for storing the logical information.例文帳に追加

データ選択部２５は、ラッチ回路部２２にラッチしたデータと、ラッチ回路部２２にラッチしたデータの出力論理を論理反転部２４で反転させたデータとのいずれか一方を、論理情報記憶用ヒューズ素子部２３の論理情報に応じて選択し出力する。 - 特許庁

At the timing of a position-data sampling operation, the counted values in the cycle are latched, the ratio of the latched counted values is found, the counted value in a passage cycle from a movement start which is found separately is used as high-order data, and desired position data is obtained.例文帳に追加

そこで位置データサンプリングのタイミングでその周期でのカウント値をラッチし、これらのラッチされたカウント値の比率を求め、別途求めた移動開始時からの経過周期のカウント値を上位データとして、所望の位置データを得る。 - 特許庁

When the data, latched in the latch circuit L1 and to be written into the selection cell is "0", and data in the neighbored cell, which is latched in the latch circuit L2, is also "0", the "0" data is written into both of the selection cell and the neighbored cell simultaneously.例文帳に追加

ラッチ回路Ｌ１にラッチした選択セルに書き込むべきデータが“０”データであり、且つ、ラッチ回路Ｌ２にラッチした隣接セルのデータも“０”データである場合には、選択セルと隣接セルの双方に同時に“０”データを書き込む。 - 特許庁

Even though an external address including noise is latched to start a reading operation on the basis of the latched address, and since it is possible to do the reading operation again when the external address returns to a normal state, it is possible to prevent a malfunction and prevent access delay.例文帳に追加

ノイズを含む外部アドレスをラッチし、そのラッチアドレスに基づいて読出し動作を開始しても、外部アドレスが正常に戻った際に再び読出動作をやり直すことが可能になるので、誤動作を防ぐことが可能になるとともに、アクセス遅延を防ぐことができる。 - 特許庁

In a cycle of a first write command, a first write data is latched in a data register, while a first control signal deciding whether the first write data is masked or not is latched to the DM register conforming to a first data mask signal.例文帳に追加

第１の書き込みコマンドのサイクルにおいて、第１の書き込みデータをデータレジスタにラッチすると共に、第１のデータマスク信号に従って、第１の書き込みデータをマスクするか否かの第１の制御信号をＤＭレジスタにラッチする。 - 特許庁

The inner door 2 is released from the box body 1, the load name holder 11 is removed from the inner door 2, the latch hole part 11c is latched by the latch part 9g, and thereby the load name holder 11 is latched at the position adjacent to the branch switches 4 in the box body 1.例文帳に追加

内扉２を箱本体１から開放させ、負荷名称ホルダ１１を内扉２から取り外し、掛止孔部１１ｃを記掛止部９ｇで掛止させることにより、負荷名称ホルダ１１が箱本体１内の分岐開閉器４に隣接する位置で掛止される。 - 特許庁

After a latch portion 5 installed to an opening and closing body 10 is latched with respect to a portion to be latched 6 arranged to an unmovable portion facing the latch portion 5, a tension in a traction member 33 decreases thereby braking closing operation of the opening and closing body 10.例文帳に追加

開閉体１０に配設される掛止部５が、当該掛止部５と対面する不動部位に配設される被掛止部６に対して掛合することにより、牽引部材３３の張力が低下して閉鎖動作する開閉体１０の閉鎖動作を制動する。 - 特許庁

Moreover, a second projection 614 for mounting, which is composed of a second projection piece projecting from the under surface part of the base body part and is inserted in the second latched part 507a to be latched to the inner wall part, is prepared on the right end part side of the base body part.例文帳に追加

また、基体部の下面部から突出する第２の突出片によって構成されると共に第２の被掛止部５０７ａに挿入されてその内壁部に掛止される第２の取付用突起６１４が、基体部の右端部側に設けられる。 - 特許庁

In the respective receiving parts 110a to 110d and 120a to 120d, the received digital data and the analog data are respectively latched according to the logic sum of PWM signal, and a microcomputer 105 makes the motor control using the data latched.例文帳に追加

各受信部１１０ａ〜ｄおよび１２０ａ〜ｄは、受信されたデジタルデータおよびアナログデータは、ＰＷＭ信号の論理和に基づいてラッチされ、ラッチされたデータを用いて、マイクロコンピュータ１０５は、電動機の制御を行う。 - 特許庁

A cable holding part 35 for holding a feeder cable 21 connected to the slot antenna 3, and a part-to-be-latched 31 latched to the slot antenna 3 to regulate the turning of the band 22 in the circumferential direction of the gutter body 10 are formed in the band 22.例文帳に追加

バンド２２に、スロットアンテナ３に接続された給電用のケーブル２１を保持するケーブル保持部３５と、スロットアンテナ３に掛合されることでバンド２２が樋体１０の周方向に回動することを規制する被掛合部３１が形成される。 - 特許庁

The partition plate 20 includes: a first lock mechanism 40 that is provided in the upper shield member 24 and disengageably latched with regard to an anchor provided in the ceiling (upper side of cabin); and a second lock mechanism 60 that is provided in the upper shield member 24 and disengageably latched with regard to an anchor provided in the lower side of cabin.例文帳に追加

仕切板２０は、上部遮蔽部材２４に設けられ、天井（車室の上部側）に設けられたアンカーに対して係脱自在に掛け止めする第１ロック機構４０と、上部遮蔽部材２４に設けられ、車室の下部側に設けられたアンカーに対して係脱自在に掛け止めする第２ロック機構６０を備える。 - 特許庁

In the locking ring, the locking ring is latched to the receiving part body (5), and can take a first position in which the head can be led in the head receiving portion (17), and a second position in which the locking ring is latched to the receiving part body (5), and the head compresses the head receiving portion so as to be clamp-fastened but not to be locked.例文帳に追加

ロッキングリングは、ロッキングリングが受け部本体（５）に対してラッチされ、頭部受け部分（１７）の中に頭部を導入可能な第１の位置と、ロッキングリングが受け部本体（５）に対してラッチされ、頭部がクランプ留めされるがロックされないように頭部受け部分を圧縮する第２の位置とを取ることができる。 - 特許庁

Then, the delayed signal is latched by a latch circuit 14, matching or mismatching between the delayed signal PA0DB and the latched data signal PA2B is determined, when it is determined that the signals match to each other; and the delay code CODET <2:0> is determined, on the basis of the determination result, and the delay circuit 13 is operated by the delay code, after determination.例文帳に追加

そして、この遅延された信号をラッチ回路１４によりラッチし、遅延された信号ＰＡ０ＤＢとラッチされたデータ信号ＰＡ２Ｂとの一致または不一致を判定し、一致すると判定した場合に、この判定結果に基いて遅延コードＣＯＤＥＴ＜２：０＞を決定し、決定後の遅延コードにより遅延回路１３を動作させる。 - 特許庁

Also, in a period after the execution of power interruption processing (main) and before an operation is stopped or a user reset signal is inputted, it repeatedly performs the processing of confirming whether or not the numerical data are latched in the random number value register and attaining the state capable of fetching the new numerical data by reading the numerical data of the random number value register as a dummy when the numerical data are latched in the random number value register.例文帳に追加

また、電断処理（メイン）の実行後、動作が停止するかユーザリセット信号が入力されるまでの期間において、乱数値レジスタに数値データがラッチされているか否かを確認し、乱数値レジスタに数値データがラッチされている場合には、ダミーで乱数値レジスタの数値データを読み出すことで新たな数値データの取込が可能な状態とする処理を繰り返し行う。 - 特許庁

The supporting block comprises a dovetail groove 2 opened upward and formed at a block upper face 1A, a supported object connector having a latched part latched to the opening edge of the dovetail groove 2 in a state of being inserted into the dovetail groove 2, and an opening width changing means 9 for changing an opening width wk of the dovetail groove 2.例文帳に追加

上方に向かって開口するアリ溝２がブロック上面部１Ａに設けられ、支持対象物に対する連結具の被掛止部がアリ溝２に対する内挿状態でアリ溝２の開口縁部に掛止可能に構成されているとともに、アリ溝２の開口幅ｗｋを変更する開口幅変更手段９が設けられている。 - 特許庁

In this information processor for executing a reset operation by an operation to a hardware reset switch 16, a signal generated by the operation to the reset switch 16 is latched by a flip flop 44 so that it can be judged that the execution of the reset operation is instructed based on this latched signal at the time of rising by hardware reset.例文帳に追加

ハードウェアリセットスイッチ１６に対する操作によってリセット動作を実行する情報処理装置において、リセットスイッチ１６に対する操作によって発生される信号をフリップフロップ４４によってラッチしておくことで、このラッチされた信号をもとにリセット動作の実行が指示されたことをハードウェアリセットによる立ち上げ時に判定することができる。 - 特許庁

Random numbers are latched respectively from the generated strings of plural random numbers within a random number generation part 14 and by outputting a selection signal to the part 14 from a CPU 11, a random number is selected from among a plurality of latched random numbers and outputted to the CPU 11.例文帳に追加

乱数発生部１４内における複数の乱数の発生列中から各々乱数がラッチされており、スタートレバー６の操作タイミングに応じて、ＣＰＵ１１から乱数発生部１４に選択信号が出力されることにより、複数のラッチされた乱数の中から乱数が選択されてＣＰＵ１１に出力される。 - 特許庁

The data transfer trouble by skewing is avoided in transition from a scan shift operation to a system operation, since an input data is latched to a master latch means, synchronized with leading-up of an input lock, and since the input data latched by the master latch means is prevented from being transferred to a slave latch means in the next step, in the transition from the scan shift operation to the system operation.例文帳に追加

スキャンシフト動作からシステム動作に遷移する際に、入力クロックの立下がりに同期して入力データをマスターラッチ手段にラッチさせる一方、当該マスターラッチ手段にラッチされる入力データが次段のスレーブラッチ手段に転送されるのを阻止するので、スキャンシフト動作からシステム動作に遷移する際のスキューによるデータ転送不具合を回避し得る。 - 特許庁

The data from the sensor 1 is input in a differential amplifier 5, the temperature data latched in the latch 3 in the last timing is compared with a data analog- converted by a D/A converter 4, by the amplifier 5, and the data is digital- converted by an A/D converter 6 to be latched as a temperature change data by a latch 7.例文帳に追加

又、センサ１からのデータを差動アンプ５に入力するとともに、前のタイミングでラッチ３にラッチされた温度データをＤ／Ａコンバータ４でアナログにしたデータとを差動アンプ５にて比較しそのデータをＡ／Ｄコンバータ６にてデジタル変換を行い、ラッチ７にて温度変化データとしてラッチする。 - 特許庁

The data selection circuit 21 inputs a data signal DO, a clock signal CLK, and a reset signal RST, outputs the data signal DO latched at the rising edge of the clock signal CLK as a data signal DSa, and outputs the data signal DO latched at the trailing edge of the clock signal CLK as a data signal DSb.例文帳に追加

データ選択回路２１はデータ信号Ｄ０、クロック信号ＣＬＫ、及びリセット信号ＲＳＴを入力し、クロック信号ＣＬＫの立ち上がりエッジでラッチされたデータ信号Ｄ０をデータ信号ＤＳａとして出力し、クロック信号ＣＬＫの立ち下がりエッジでラッチされたデータ信号Ｄ０をデータ信号ＤＳｂとして出力する。 - 特許庁

The input circuit further includes a plurality of latches configured to selectively latch a plurality of external signals and output a latched signal or signals, depending on a control signal; and a latch control unit configured to determine the operation mode of the semiconductor storage device using the latched signal and generate the control signal, depending on the determined operation mode.例文帳に追加

また、制御信号に応じて複数の外部信号を選択的にラッチし、ラッチされた信号を出力するように構成された複数のラッチ；および前記ラッチされた信号を用いて半導体記憶装置の動作モードを判断し、前記判断した動作モードによって前記制御信号を生成するように構成されたラッチ制御部を備えることを他の特徴とする。 - 特許庁

The screw cap 5 inserted in a cap hole 6 for covering a screw 4 is equipped with: the cover part 12; a projection 13 that is latched to a claw 9 formed at the cap hole 6; and a pressing part 16 pressing the cover part 12 in a reversal direction to an insertion direction to the cap hole 6 when the projection 13 is latched.例文帳に追加

ビス４を覆うためにキャップ穴６に挿入されるビスキャップ５は、カバー部１２と、キャップ穴６に形成されるツメ部９にラッチ可能な突起部１３と、突起部１３がラッチすると、キャップ穴６への挿入方向とは逆方向にカバー部１２を付勢する付勢部１６とを備えている。 - 特許庁

Therefore, considering the safety of the CPU 3, when the failure occurs, the reset latch is latched until the power supply is turned OFF to keep the CPU 3 in a waiting state, preventing the reset latch from being latched when the rewriting of the program or the update of the correction data are performed, thus restarting the program even if the power supply is not turned OFF.例文帳に追加

これにより、ＣＰＵ３の安全性を考慮して、何らかの異常が発生したときには電源がＯＦＦするまでリセットラッチを掛けて、ＣＰＵ３を待機状態にしつつ、プログラムの書換えや補正データの更新などを行う場合にリセットラッチが掛けられることを防止でき、電源をＯＦＦしなくてもプログラムを再起動させることが可能となる。 - 特許庁

Serial test pattern data latched by a front stage flip-flop (for example, flip-flop 12a) are latched by a rear stage flip-flop (for example, flip-flop 13a), in synchronization with a first clock signal, by the flip-flops 12a, 13a, and 14a connected in series over a plurality of stages.例文帳に追加

複数段にわたって直列に接続されたフリップフロップ１２ａ、１３ａ、１４ａによって、第１のクロック信号に同期して、前段のフリップフロップ（例えば、フリップフロップ１２ａ）にラッチされたシリアルのテストパターンデータが後段のフリップフロップ（例えば、フリップフロップ１３ａ）にラッチされる。 - 特許庁

The data transfer device 13 latches a signal latched by the first SR-FF circuit 31 continuously twice in the timing of the reception clock ckr to generate a reception permission signal rro, and latches a signal latched by a third SR-FF circuit 33 continuously twice in the timing of the transmission clock ckw to generate a transmission permission signal rwo.例文帳に追加

データ転送装置１３では、第１のＳＲ−ＦＦ回路３１でラッチされた信号を連続して２回受信クロックｃｋｒのタイミングでラッチし、受信許可信号ｒｒｏを生成し、第３のＳＲ−ＦＦ回路３３でラッチされた信号を連続して２回送信クロックｃｋｗのタイミングでラッチし、送信許可信号ｒｗｏを生成する。 - 特許庁

In a test result output mode, a test result SOUT1 latched by the FFs 10, 11 is output to the data input and output node 15 via a tristate buffer 19, and a test result SOUT2 latched by the FFs 13, 14 is output to the data input and output node 16 via a tristate buffer 20.例文帳に追加

テスト結果出力モード時は、ＦＦ１０、１１がラッチしたテスト結果ＳＯＵＴ１をトライステートバッファ１９を介してデータ入出力ノード１５に出力すると共に、ＦＦ１３、１４がラッチしたテスト結果ＳＯＵＴ２をトライステートバッファ２０を介してデータ入出力ノード１６に出力する。 - 特許庁

The locking mechanism of the optical module comprises a locking member 4 arranged in a case 1 so as to be able to rock in a case 1 having a locked part 4d to be latched in a latching hole 10a formed in the cage 10, and a lever 3 to move the locking member 4 so as to release the locked part 4d latched in the latching hole 10a from there.例文帳に追加

光モジュールのロック機構は、ケージ１０に形成された係止孔１０ａに係止するロック部４ｄを有している、ケース１に揺動可能に設けられたロック部材４と、係止孔１０ａに係止しているロック部４ｄを係止孔１０ａから外すようにロック部材４を動かすことが可能なレバー３とを有している。 - 特許庁

The output of the first latch circuit 620 has been input into a voltage-driving level shifter 630, and the output of this level shifter 630 is latched into a second latch circuit 640.例文帳に追加

この第１ラッチ回路６２０の出力は、電圧駆動型のレベルシフタ６３０に入力されており、このレベルシフタ６３０の出力が、第２ラッチ回路６４０にラッチされる。 - 特許庁

A readout global data bus RGDB is connected to the readout latch parts and sequentially transmits the data latched by the readout latch parts at the time of data readout.例文帳に追加

読出しグローバルデータバスＲＧＤＢは、複数の読出しラッチ部に接続され、データ読出し時に該複数の読出しラッチ部にラッチされたデータを連続して伝達する。 - 特許庁

An arithmetic processing part 14 performs calculations by the latched R, G, B data and chromaticity correction factors Cij written in a chromaticity correction factor register 16.例文帳に追加

演算処理部１４では、ラッチされているＲ、Ｇ、Ｂデータと、色度補正係数レジスタ１６に書き込まれた色度補正係数Ｃijとによって演算が行われる。 - 特許庁

Input data S106 are latched by the output baud rate control clock signal S105, every time the clock signals of a prescribed number rise, and are outputted as an output signal S107.例文帳に追加

出力ボーレートコントロールクロック信号Ｓ１０５で入力データＳ１０６を所定のクロック信号立ち上がり数毎にラッチし、出力信号Ｓ１０７として出力する。 - 特許庁

The driver circuit 10 turns the switching transistor M1 off forcibly during a period when the comparison signal Vcmp is latched to high level at the latch circuit 40.例文帳に追加

ドライバ回路１０は、ラッチ回路４０において比較信号Ｖｃｍｐがハイレベルにラッチされる期間、スイッチングトランジスタＭ１を強制的にオフする。 - 特許庁

The latch lever includes a latch pivot, a latch arm having a hook latched to the notch portion when the actuator is fixed, an equilibrium weight, and a dumping arm protruded from between the latch arm and the equilibrium weight.例文帳に追加

ラッチレバーは，ラッチピボットと，アクチュエータの固定時にノッチ部にかかるフックを有するラッチアームと，均衡錘と，ラッチアームと均衡錘との間から突設されたダンピングアームとを含む。 - 特許庁

The access to the memory device 20b is performed by use of the latched memory address, and the writing processing and reading processing to the storage device 20b are executed.例文帳に追加

このラッチされたメモリ・アドレスによって記憶装置２０ｂにアクセスし、記憶装置２０ｂに対する書き込み処理および読み出し処理を実行する。 - 特許庁

The KANJI ROM 3404 inputs a KANJI code latched by the latch 3402 and outputs font data corresponding to the code.例文帳に追加

漢字ＲＯＭ３４０４は、ラッチ３４０２によってラッチされている漢字コードを入力してそれに対応するフォントデータを出力するように構成されている。 - 特許庁

When the row of the latched address is activated simultaneously, the memory cells of the activated row belonging to each of the first columns are programmed simultaneously to the same data value.例文帳に追加

前記ラッチされたアドレスの行が同時に活性化されるとき、第１列の各々に属する前記活性化された行のメモリセルが同一のデータ値に同時にプログラムされる。 - 特許庁

The states of the driving waveform data signal DATA1 corresponding to rising edges of respective clock pulses in a clock signal CLK are successively latched by a latch circuit 35A, and a first driving waveform signal FIRE01 is generated.例文帳に追加

クロック信号CLKにおける各クロックパルスの立ち上がりエッジに対応する駆動波形データ信号DATA1の各状態をラッチ回路３５Ａが順次ラッチして、第１の駆動波形信号FIRE01を生成する。 - 特許庁

On the other hand, the states of the driving waveform data signals corresponding to falling edges of the respective clock pulses are successively latched by a latch circuit 35C, and a second driving waveform signal FIRE02 is generated.例文帳に追加

一方、前記各クロックパルスの立ち下がりエッジに対応する前記駆動波形データ信号の各状態をラッチ回路３５Ｃが順次ラッチして、第２の駆動波形信号FIRE02を生成する。 - 特許庁

The semiconductor device latches an address signal ADD based on the latch signal US1 and generates an internal test signal TEST based on the latched address signal ADD.例文帳に追加

ラッチ信号ＵＳ１に基づいてアドレス信号ＡＤＤをラッチし、ラッチされたアドレス信号ＡＤＤに基づいて内部テスト信号ＴＥＳＴを発生させる。 - 特許庁

The image data is latched by a data latch part 7 by the clock signal and outputted, by performing parallel/serial conversion to it by a parallel/serial converting part 8.例文帳に追加

そして、選択されたクロック信号によりデータラッチ部７で画像データをラッチし、パラレル／シリアル変換部８にてパラレル／シリアル変換して出力する。 - 特許庁

When a reset signal from the outside becomes 'H', the setting data of the memory information setting circuit 11 is inputted to a memory information latch circuit 12 and when the reset signal becomes 'L', the data are latched.例文帳に追加

そして、外部からのリセット信号が「Ｈ」になると、メモリ情報設定回路１１の設定データがメモリ情報ラッチ回路１２に入力され、リセット信号が「Ｌ」になるとラッチされる。 - 特許庁

A gate circuit 7032G generates an internal address signal YiT by reflecting logic of the address signal CAi latched by the latch circuit based on the internal clock signal ICLK.例文帳に追加

ゲート回路７０３２Ｇは、内部クロック信号ＩＣＬＫに基づき、前記ラッチ回路にラッチされたアドレス信号ＣＡｉの論理を反映させて内部アドレス信号ＹｉＴを生成する - 特許庁

At this point, when this pulse signal falls, the output signal of a selector 8 is latched by a latching circuit 502 and fed back to the inputs of the pulse delay circuits DL31-DL3m.例文帳に追加

このパルス信号が立ち下がった時点で、セレクタ８の出力信号がラッチ回路５０２にラッチされるとともに、パルス遅延回路ＤＬ３１〜ＤＬ３ｍの入力へ帰還される。 - 特許庁

A data switching part 4 switches and outputs pseudo data latched by the data latch part 3 and original data depending on switching signals being inputted from the outside.例文帳に追加

データ切替部４はデータラッチ部３でラッチされた擬似データと本来のデータとを外部から入力されるスイッチ信号に応じて切替えて出力する。 - 特許庁