「RAM buffer address」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A write control part 11m of a buffer unit 10m writes the image data of the first line in an ascending order from a memory address 1 of a RAM 12m.例文帳に追加

バッファユニット１０ｍのライト制御部１１ｍは、ＲＡＭ１２ｍのメモリアドレス１から上昇順に、１ライン目の画像データを書き込む。 - 特許庁

Then, based on the address of the sector currently read by the PU head 2 and the amount of data stored in the buffer RAM 6, the control unit 10 calculates an address of a sector currently decoded by a reproducing part 7 as an address of a currently reproduced sector.例文帳に追加

そして、制御部１０は、ＰＵヘッド２において読取中のセクタのアドレスと、バッファＲＡＭ６に格納されているデータ量と、に基づいて、再生部７においてデコード中のセクタのアドレスを、再生中のセクタのアドレスとして算出する。 - 特許庁

A RAM 70 sequentially writes one-dimensional image data of the slip paper S sent from a buffer 73 from the start address 70b of an area 70a for data storage toward the last address 70c, and sequentially writes one-dimensional image data of the card C sent from the buffer 73 from the last address 70c of the area 70a for data storage toward the start address 70b.例文帳に追加

ＲＡＭ７０は、バッファ７３からのスリップ紙Ｓの１次元画像データを、データ格納用領域７０ａの先頭アドレス７０ｂから最終アドレス７０ｃに向かって順に書き込み、またバッファ７３からのカードＣの１次元画像データをデータ格納用領域７０ａの最終アドレス７０ｃから先頭アドレス７０ｂに向かって順に書き込む。 - 特許庁

The command judgment circuit 26 identifies flag bits of the command, judges whether or not demand sector is stored in a buffer RAM, and gets a sector information readout register 23 to read out sector information via a readout address generation circuit 20 when target sector is stored in the buffer RAM.例文帳に追加

コマンド判定回路２６は、コマンドのフラグビットを認識し、要求セクタがバッファＲＡＭに記憶されているか否かを判定し、目標セクタがバッファＲＡＭ内に記憶されていた場合、読出アドレス発生回路２０を介してセクタ情報をセクタ情報読出レジスタ２３に読み出させる。 - 特許庁

Then, an address generating circuit 51 generates addresses of the address space of the buffer RAM optimized according to the packet length of the handled data standard based upon the command set in the specified data setting register 53.例文帳に追加

このとき、アドレス生成回路５１は、前記指定データ設定レジスタ５３に設定されたコマンドをもとに、前記扱うデータ規格のパケット長に応じて最適化された前記バッファＲＡＭのアドレス空間のアドレスを生成する。 - 特許庁

An area A in RAM 103, where MIDI data where time information are added is written is provided with a ring buffer structure and writing is executed by returning to the first address after data is written in the final address.例文帳に追加

時間情報の付加されたＭＩＤＩデータが書き込まれるＲＡＭ１０３内のエリアＡは、リングバッファ構造になっており、最終アドレスにデータが書き込まれた後は、最初のアドレスに戻って書き込みが行われる。 - 特許庁

A signal DD for specifying a display direction, a signal SDW for specifying a segment data width, and a home address HA are inputted to an address generator AG; a RAM address RA, a chip selection signal CS, and a read signal RD are generated and inputted to RAM 11; and data D0-D7 are read in byte units and given to a segment data buffer SDB.例文帳に追加

アドレスジェネレータＡＧに表示方向を指定する信号ＤＤ、セグメントデータ幅を指定する信号ＳＤＷ、ホームアドレスＨＡが入力され、ＲＡＭアドレスＲＡ、チップを選択する信号ＣＳ、リード信号ＲＤが生成されてＲＡＭ１１に与えられ、バイト単位のデータＤ０〜Ｄ７が読み出されてセグメントデータバッファＳＤＢに与えられる。 - 特許庁

To provide a recording or reproducing device in which attached data corresponding to sector data are stored in a buffer RAM and the need for designation of an address by a system controller is eliminated in the case of access to the attached data.例文帳に追加

バッファＲＡＭ内においてセクターデータに対応して付加データが記憶されるようにし、かつ付加データのアクセスについてはシステムコントローラがアドレス指定をする必要を解消する。 - 特許庁

To provide a recording or reproducing device in which attached data corresponding to sector data are stored in a buffer RAM and the need for designation of an address is eliminated by a system controller in the case of access to the attached data.例文帳に追加

バッファＲＡＭ内においてセクターデータに対応して付加データが記憶されるようにし、かつ付加データのアクセスについてはシステムコントローラがアドレス指定をする必要を解消する。 - 特許庁

Based upon a command set in a specified data setting register 53, an addressable address space of a buffer RAM 31 is optimized according to a packet length of a handled data standard to eliminate power consumption of an address bit line 63 of an address bus which becomes unnecessary as a result of the optimization.例文帳に追加

指定データ設定レジスタ５３に設定されたコマンドをもとに、バッファＲＡＭ３１に対しアクセス可能なアドレス空間を、扱うデータ規格のパケット長に応じて最適化し、前記最適化することにより不要となったアドレスバスのアドレスビット線６３における電力消費をなくすようにする。 - 特許庁

The data buffer circuit 10 sandwiched between an image processing system 1A and a main system 2 comprises a RAM 130 with one port, a control signal generation section 110, an address generation section 100, and a first selector 113.例文帳に追加

また、このバッファ回路及び制御方法に用いられる、同期式記憶回路と、非同期式回路との間のデータ転送制御を行うインターフェース回路及びその制御方法の提供を目的とする - 特許庁

This communication terminal unit 1 can communicate by the e-mail, and stores the mail addresses of the communicated e-mails in a retransmission address selecting buffer arranged in a RAM 4 in response to an address classification, and can reuse the mail address at the time of next transmission and transmissions thereafter.例文帳に追加

電子メールによって通信を行うことのできる通信端末装置１であって、通信した電子メールのメールアドレスを宛先種別と対応させてＲＡＭ４に設けられる再送信宛先選択バッファに格納しておき、次回以降の送信の際に再利用することのできる通信端末装置１。 - 特許庁

A main memory block 5f of the nonvolatile memory 5e is partitioned to a plurality of sub-memory blocks 5m, and a buffer memory 4d provided in a RAM has a 1:1 address correspondence with the sub-memory blocks 5m.例文帳に追加

不揮発性メモリ５eの主メモリブロック５ｆを複数のサブメモリブロック５ｍに区画するとともに、ＲＡＭに設けるバッファメモリ４ｄを、該サブメモリブロック５ｍと一対一のアドレス対応関係を有するものとしておく。 - 特許庁

Then, after system reset release, when the MPU 181 specifies an initial address to an internal bus, a ROM controller 187b sets the boot program from the NOR type ROM 187d to a buffer RAM 187c.例文帳に追加

そして、システムリセット解除後に、ＭＰＵ１８１が内部バスに対して初期アドレスを指定すると、ＲＯＭコントローラ１８７ｂは、ＮＯＲ型ＲＯＭ１８７ｄからブートプログラムをバッファＲＡＭ１８７ｃにセットする。 - 特許庁

In a unitization processing section 3, as part of header information of unitized data (Video Object Unit-VOBU), part of address information of the other VOBUs consecutive before and after the concerved VOBU is described in tentative data and stores the result to a buffer RAM 6.例文帳に追加

ユニット化処理部３では、ユニット化データ（ＶＯＢＵ）のヘッダ情報の一部として、当該ＶＯＢＵの前後に連続する他のＶＯＢＵのアドレス情報の一部を仮データで記述してバッファＲＡＭ６に記憶する。 - 特許庁

When the transfer request leading sector address is located in a range counted by a check sector counter 61 from the error check completion leading address, it is discriminated that the error check process for the request sector has been completed and the rector is stored in the buffer RAM and the data are automatically transferred into a host side.例文帳に追加

転送要求先頭セクタアドレスがエラーチェック終了先頭アドレスからチェックセクタカウンタ６１によってカウントされている範囲にある場合には、要求セクタがエラーチェック処理を終えてバッファＲＡＭに記憶されていると判定し、データをホスト側に自動転送させる。 - 特許庁

A command discriminating circuit 26 compares an error check completion leading address held in a check leading register 62 and a transfer request leading sector address stored in a command register 25 so as to determine whether an error check process has been completed for a requested sector and the sector is stored in a buffer RAM or not.例文帳に追加

コマンド判定回路２６は、チェック先頭レジスタ６２に保持されているエラーチェック終了先頭アドレスとコマンドレジスタ２５に保持されている転送要求先頭セクタアドレスとを比較することにより、要求のあったセクタが既にエラーチェック処理を終えてバッファＲＡＭに記憶されているかどうかを判定する。 - 特許庁

When a rewriting instruction and data come from an input port 1, a block including a desired address is read from the flash ROM 4, written in a buffer RAM 2 via a CPU 3 for retraction and the block in the flash ROM 4 which is read now is deleted by a program.例文帳に追加

書き換え命令とデータが入力ポート１から来ると、プログラムは目的のアドレスを含むブロックをフラッシュＲＯＭ４から読み込み、ＣＰＵ３を介してバッファＲＡＭ２に退避のため書き込み、今、読み込んだフラッシュＲＯＭ４内のブロックを消去する。 - 特許庁

According to a mail transmitting instruction, the mail text preparing part 1-1 stores contents in the file buffer 1-5 and various kinds of inputted information in a transmitting main storage part 9-4 of a RAM 9, and on the basis of this information, the mail is transmitted to a mail address inputted to a destination input part 18.例文帳に追加

メール本文作成部１−１は、メール送信指示により、ファイルバッファ１−５の内容と、入力された各種情報を、ＲＡＭ９の送信メール記憶部９−４に記憶し、この情報を基に宛先入力部１８に入力されたメールアドレスにメール送信する。 - 特許庁

A timing/address generator 15 reads waveform data of each sample stored in a waveform RAM on a time-division basis, writes the data to a waveform buffer 11, outputs the data to an accumulator 14 through a selector 12, and accumulate waveform data of a plurality of channels to generate cumulative waveform data.例文帳に追加

タイミング／アドレス・ジェネレータ１５は、波形ＲＯＭに記憶された各サンプルの波形データを時分割で読み出して波形バッファ１１に書込み、セレクタ１２を介して累算器１４に出力し、複数のチャンネルの波形データを累算してポリフォニックな累算波形データを生成する。 - 特許庁

Host equipment monitors a signal quantity stored in RAM 10 for a buffer, and when it judges that the signal quantity is decreased to such a quantity as requires to interrupt recording, the host equipment periodically outputs an instruction signal for obtaining an address indicating a recording interruption position to the optical disk recording and reproducing device.例文帳に追加

バッファ用ＲＡＭ１０に記憶されている信号の量をホスト機器にて監視し、該信号の量が記録中断動作を行う必要がある量に低下したと判断したとき、ホスト機器より光ディスク記録再生装置に対して、記録中断位置を示すアドレスを取得するための命令信号を定期的に出力する。 - 特許庁