| 意味 | 例文 |
Reference Countの部分一致の例文一覧と使い方
該当件数 : 312件
As a result, the base station 21 performs correlation with waveform by the down diffusion signal in reference with the waveform of the up diffusion signal that has already been transmitted, hence can count the number of identification cards 31 that have returned the down diffusion signal by the X channel according to the correlation value, and measuring distance to the identification card 31 from the base station 21.例文帳に追加
これにより基地局２１は、既に送信した上りの拡散信号の波形を基準に下りの拡散信号による波形との相関をとるため、その相関値から、Ｘチャネルにより下りの拡散信号を送り返した識別カード３１の数を計数することができ、また基地局２１から識別カード３１までの距離を測定することができる。 - 特許庁
The multiplied clock signal output circuit 1 is provided with a count value averaging circuit 3, which averages results of counts by a plurality of number of times by a counter for counting a period of a reference clock signal PREF within a control period, and a digital control oscillation circuit 2 applies arithmetic processing to averaged data DTAVE to produce the multiplied clock signal.例文帳に追加
逓倍クロック信号出力回路１にカウンタ・数値平均化回路３を備え、基準クロック信号ＰＲＥＦの周期をカウントするカウンタによる複数回のカウント結果を制御周期内で平均化し、デジタル制御発振回路２は、その平均化されたデータＤＴＡＶＥを演算処理して逓倍クロック信号ＰＯＵＴを生成する。 - 特許庁
When the reference clock can be acquired, a CPU 106 predictively calculates phase error information due to the secular change characteristic of the clock frequency from the VCO 104 by each period informed from a time count means 11 in advance on the basis of the phase error information outputted from a phase comparator 2, and stores a control voltage for correcting its phase error to a self-running DA setting memory 109.例文帳に追加
基準クロックが取得出来ている時、ＣＰＵ１０６は位相比較器２より出力される位相誤差情報より、予め計時手段１１０で通知される周期毎にＶＣＯ１０４のクロック周波数の経年変化特性による位相誤差情報を予測して算出し、その位相誤差を補正する制御電圧値を自走ＤＡ設定メモリ１０９に記憶する。 - 特許庁
To a reference synchronization signal (REF signal) 150 and a speed objective value signal 139B, phase difference information obtained by clock count from a motor rotation synchronization signal (BDN signal) 113 is subjected to multiplication and division by integer power of 2, and fed back to the same control interface as the speed difference quantity by reducing the gain, thereby raising the scanner motor 147 quickly and controlling it precisely.例文帳に追加
基準同期信号（ＲＥＦ信号）１５０および速度目標値信号１３９Ｂに対して、モータ回転同期信号（ＢＤＮ信号）１１３からクロックカウントして得られた位相差情報１６０を２の整数乗で乗除算し、ゲインを落として速度差量と同じ制御インターフェイスにフィードバックすることによって、スキャナモータ１４７をすばやく立ち上げ、かつ精度よく制御する。 - 特許庁
When receiving an inspection signal from the inspection device 40, the APD measuring device 1 outputs PDF histogram created on the basis of the count of an amplitude peak value of the inspection signal due to variable of an amplitude level, and a time capture rate calculated on the basis of a difference between APD data based on the inspection signal and reference APD data as inspection results showing an operating state.例文帳に追加
ＡＰＤ測定器１は、検査装置４０から検査信号が入力されると、振幅レベルの可変に伴う検査信号の振幅ピーク値のカウントに基づいて作成されるＰＤＦヒストグラムと、検査信号によるＡＰＤデータと基準ＡＰＤデータとの差に基づいて算出される時間捕捉率とを、動作状態を示す検査結果として出力する。 - 特許庁
Reference values (big win values) 177 and 300 stored in the storage area at addresses pointed by first and second exchange pointers 201 and 202 are exchanged with each other, so that it is impossible to generate a big win even if the game ball can pass through the first starting opening 24 aiming at the timing when the big win lottery counter 205 counts the count 177.例文帳に追加
第１交換用ポインタ２０１および第２交換用ポインタ２０２により指示されるアドレスの格納領域に格納されている参照値（大当り値）１７７および３００が相互に入れ替わるため、大当り抽選カウンタ２０５がカウント値１７７をカウンタするタイミングを狙って遊技球を第１種始動口２４を通過させることができたとしても、大当りを発生させることができない。 - 特許庁
The clock generating circuit has a detecting part 61 to detect pulses of a reference clock signal CLKR, an oscillator 63 to start to oscillate on the basis of the detection result of the detecting part 61, and a counter 62 to count the pulse number by inputting an oscillation signal GENCK of the oscillator 63 and to instruct the stop of oscillation to the oscillator 63 when the pulse number reaches a prescribed number.例文帳に追加
基準クロック信号ＣＬＫＲのパルスを検出する検出部６１と、上記検出部６１の検出結果に基づいて発振し始める発振器６３と、上記発振器６３の発振信号ＧＥＮＣＫを入力してパルス数を計数し、当該パルス数が所定数に達すると発振の停止を上記発振器６３に指示するカウンタ６２と、を有する。 - 特許庁
An abnormality judging circuit F changes the sensitivity of the abnormality judging reference in a decreasing direction by changing the time count number of the generation of the current I in the reverse direction to the forward/reverse rotation instructing current Is if the absolute value of the current I detected by a motor current detection circuit E in comparison with a case where the absolute value exceeds I0.例文帳に追加
異常判定回路Ｆが、モータ電流検出回路Ｅで検出された電流値Ｉの絶対値がＩ0 以下になると絶対値がＩ0 を越えている時に比べて正逆回転駆動指令電流Ｉｓとは逆向きの電流値Ｉが発生した回数カウント数を少なくカウントする方向に変化させることで異常判定基準の感度を下げる方向に変化させる。 - 特許庁
When the standard time wave is not received with a reception antenna 44 and a standard time wave reception circuit 46, a CPU10 calculates the error of time count following a clock generated out of a reference clock generation circuit 16 based on the time of previously received standard time wave and displayed time before correction at the reception time, and corrects the time displayed based on the calculated error.例文帳に追加
受信用アンテナ４４および標準時刻電波受信回路４６により、標準時刻電波が受信されなかった場合には、ＣＰＵ１０は、先に受信された標準時刻電波に基づく時刻と、その受信時における修正前の表示時刻とに基づいて、基準クロック発生回路１６から発生されるクロックに従う計時の誤差を算出して、その算出された誤差に基づいて、表示時刻を修正する。 - 特許庁
The frequency coarse adjusting circuit includes a comparator which compares a control voltage outputted from a charge pump with a reference voltage and outputs an up signal or down signal as a comparison result and a counter which counts up or down according to the up signal or down signal outputted from the comparator and outputs a count value for roughly adjusting the oscillation frequency of the voltage-controlled oscillator.例文帳に追加
周波数粗調整回路は、チャージポンプから出力されるコントロール電圧と基準電圧とを比較して、その比較結果となるアップ信号およびダウン信号を出力する比較器と、この比較器から出力されるアップ信号およびダウン信号に応じてアップカウントまたはダウンカウントされ、電圧制御発振器の発振周波数を粗調整するためのカウント値を出力するカウンタとを備えている。 - 特許庁
The frequency counting circuit counts a period of specified logical level of the pulse signal with the output signal of a reference frequency oscillator which performs free-running oscillation at a frequency much higher than the frequency of the signal for band switching and a following frequency judging circuit judges that the pulse signal is the pulse signal for band switching when a prescribed count value is detected successively at change points of the pulse signal.例文帳に追加
周波数計数回路は、前記バンド切替用信号の周波数に対して十分に高い周波数で自走発振する基準周波数発振器の出力信号により前記パルス信号の特定の論理レベルの期間を計数し、後続の周波数判断回路が前記パルス信号の変化点で規定の計数値が連続して検出された場合に前記バンド切替用パルス信号と判断する。 - 特許庁
The timer apparatus for executing the timer function at a set time is provided with a computing part 103 for computing the time until the execution of a timer in reference to the clock circuit 110, a count part 106 for counting the time until the execution of the timer, and an actuating part 107 for actuating the timer function when the time of the execution of the timer is counted.例文帳に追加
本発明におけるタイマー装置は、設定した日時にタイマー機能を実行するタイマー装置において、時計回路１１０を参照してタイマー実行までの時間を算出する算出部１０３と、前記タイマー実行までの時間をカウントするカウント部１０６と、前記タイマー実行までの時間をカウントしたときに前記タイマー機能を起動させる起動部１０７とを備えることを特徴とする。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
