「Test Pattern」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

SEMICONDUCTOR INTEGRATED CIRCUIT AND PREPARATION METHOD OF TEST PATTERN例文帳に追加

半導体集積回路およびテストパターン作成方法 - 特許庁

In a wafer, a test pattern (b) is set by prescribed distribution.例文帳に追加

ウエハ内に、所定の分布で（ｂ）のテストパターンを設ける。 - 特許庁

PATTERN READING METHOD, CORRECTION VALUE OBTAINING METHOD AND TEST SHEET例文帳に追加

パターン読取り方法、補正値取得方法、及びテストシート - 特許庁

SEMICONDUCTOR INTEGRATING CIRCUIT AND GENERATING METHOD OF TEST PATTERN例文帳に追加

半導体集積回路およびテストパターン発生方法 - 特許庁

A sensor 34 detects the amount of deposited toner of the test pattern.例文帳に追加

センサ３４は、テストパターンのトナー付着量を検知する。 - 特許庁

METHOD AND DEVICE FOR PREPARING TEST PATTERN OF LOGIC CIRCUIT例文帳に追加

論理回路のテストパターン作成方法および作成装置 - 特許庁

Thereafter, detection signals of the respective test pattern groups (A-E) are analyzed to obtain frequency characteristics of the respective test pattern groups (A-E).例文帳に追加

次に、各テストパターン群（A〜E）の検知信号を解析し、各テストパターン群（A〜E）の周波数特性を取得する。 - 特許庁

Test pattern data are preliminarily stored in the test pattern memory means 130 of this semiconductor testing device 100.例文帳に追加

半導体試験装置１００のテストパターン記憶手段１３０には、予めテストパターンデータが記憶されている。 - 特許庁

The test pattern memory means 130 outputs a necessary test pattern every cycle period according to the address designation signal.例文帳に追加

テストパターン記憶手段１３０は、アドレス指定信号により、サイクル周期毎に必要なテストパターンを出力する。 - 特許庁

To efficiently compress a test pattern set of a logical circuit.例文帳に追加

論理回路のテストパタンセットを効率よく圧縮する。 - 特許庁

To provide a device for preparing the test pattern of a logic circuit capable of obtaining a high rate of failure detection with a compact test pattern.例文帳に追加

コンパクトなテストパターンで高い故障検出率を得る論理回路のテストパターン作成装置を提供する。 - 特許庁

PRINTER, METHOD FOR PRODUCING TEST PATTERN AND PRINT SYSTEM例文帳に追加

印刷装置、テストパターン製造方法及び印刷システム - 特許庁

TEST PATTERN GENERATION, FAILURE DETECTION RATE CALCULATING DEVICE, TEST PATTERN GENERATION, AND FAILURE DETECTION RATE CALCULATION METHOD例文帳に追加

テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 - 特許庁

The master unit transmits to the slaves a distorted test pattern formed by distorting a standard test pattern by a specified distortion level.例文帳に追加

マスタユニットは、基準テストパターンを所定の歪みレベルで歪ませた歪みテストパターンをスレーブに向けて送信する。 - 特許庁

The density sensor 5 detects the toner density of the test pattern image.例文帳に追加

濃度センサ５は、テストパターン像のトナー濃度を検知する。 - 特許庁

IMAGE RECORDING APPARATUS, METHOD FOR PRODUCING TEST PATTERN, AND PROGRAM例文帳に追加

画像記録装置、検査パターン生成方法及びプログラム - 特許庁

MIXED SIGNAL LSI TESTER AND METHOD OF GENERATING TEST PATTERN例文帳に追加

ミックスドシグナルＬＳＩテスタおよびテストパターン生成方法 - 特許庁

When an indication on printing for a test pattern is inputted from the outside, a preparation of image data for the test pattern or the like is performed.例文帳に追加

外部からテストパターンの印刷指示が入力されると、テストパターン用の画像データ作成等が行われる。 - 特許庁

TEST PATTERN GENERATING METHOD, DATA STRUCTURE OF TEST PATTERN, TEST PATTERN GENERATING DEVICE, DISPLAY PANEL INSPECTION SYSTEM, CONTROL PROGRAM, AND COMPUTER READABLE RECORDING MEDIUM WITH THE PROGRAM RECORDED THEREON例文帳に追加

テストパターン発生方法、テストパターンのデータ構造、テストパターン発生装置、表示パネル検査システム、制御プログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

PROGRAM, STORAGE MEDIUM, AND METHOD AND DEVICE FOR PREPARING TEST PATTERN例文帳に追加

プログラム、記憶媒体、テストパターン作成方法及び装置 - 特許庁

Test pattern data with a single gray pixel value is formed in an image recording medium as a test pattern image, and the test pattern image is obtained as image data to be evaluated.例文帳に追加

単一の濃淡画素値を有するテストパターンデータを画像記録媒体にテストパターン画像として形成し、前記テストパターン画像を被評価画像データとして取得する。 - 特許庁

To provide a method and device for testing semiconductor capable of reducing the test pattern storage media cost and the communication cost in the transmission of a test pattern and shortening the time of a test pattern.例文帳に追加

テストパターン記憶メディアコストおよびテストパターン伝送時の通信コストの軽減、テストパターンの時間短縮を図ることができる半導体試験方法および装置を得る。 - 特許庁

LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT TEST ELEMENT PATTERN例文帳に追加

半導体集積回路のテスト素子パターンのレイアウト方法 - 特許庁

To efficiently compress a test pattern set of a logic circuit.例文帳に追加

論理回路のテストパタンセットを効率よく圧縮する。 - 特許庁

A test pattern insert data generating means 50 inserts the test pattern T to a position set by the input data Di to generate the test pattern insertion data TD.例文帳に追加

試験パターン挿入データ生成手段５０は、入力データＤｉ中の設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する。 - 特許庁

CONTINUOUS APPLICATION AND DECOMPRESSION OF TEST PATTERN TO TECHNOLOGICAL FIELD OF CIRCUIT UNDER TEST例文帳に追加

テスト中回路技術分野へのテストパターンの連続的な適用およびデコンプレッション - 特許庁

To utilize a set where a test case has been reduced during a test pattern execution stage.例文帳に追加

テスト・パターン実行段階の間にテスト・ケースの縮小されたセットを活用する。 - 特許庁

To provide a test pattern of a semiconductor device, and to provide a test method using the same.例文帳に追加

半導体素子のテストパターン及びこれを用いたテスト方法が提供される。 - 特許庁

TEST SYSTEM, INSPECTION METHOD, AND SCAN TEST PATTERN PREPARATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のテストシステム、検査方法およびスキャンテストパターン作成方法 - 特許庁

A pattern generator 20 generates a functional test pattern comprising steps of logical data.例文帳に追加

パターンジェネレータ２０は論理データの各ステップからなる機能テストパターンを発生する。 - 特許庁

Test whether the filename string matches the pattern string, returning true or false.例文帳に追加

filenameの文字列がpatternの文字列にマッチするかテストして、真、偽のいずれかを返します。 - Python

To make generatable a simulation test bench capable of compression test pattern files of plural input signal lines into one test pattern file thereby reducing the occupied quantity of the test pattern file in a recording medium.例文帳に追加

複数の入力信号線のテストパターンファイルを一つのテストパターンファイルにデータ圧縮し、テストパターンファイルの記録媒体における占有量を減少させるシミュレーションテストベンチ生成を可能とする。 - 特許庁

To verify the validity of an input pattern, and to detect faults in a test circuit itself, in the test circuit for inputting a serial test pattern.例文帳に追加

シリアルテストパターンを入力するテスト回路において、入力パターンの妥当性を確認と、テスト回路自体の故障検出を可能にする。 - 特許庁

The evaluating condition output section 21 outputs the evaluating conditions of the test to the test pattern testing section 1 for carrying out testing of the test pattern.例文帳に追加

特に、評価条件出力部２１は、テストパターンの試験を行うテストパターン試験部１に、当該試験の評価条件を出力する。 - 特許庁

To reduce the number of timing sets in a test pattern for a tester without lowering test accuracy of a function test by a tester.例文帳に追加

テスタによる機能テストのテスト精度を低下させずに、テスタ用テストパタンにおけるタイミングセット数を削減する。 - 特許庁

Each gateway includes a test pattern generator and a test memory analyzer that are used for an in-operation test of the video signal.例文帳に追加

各ゲートウェイはビデオ信号の稼働中テストを行うためのテスト・パターン・ジェネレータ及びテスト測定アナライザを含む。 - 特許庁

A fourth process acquires the test pattern closest to the test conditions in the third process among the prescribed test patterns.例文帳に追加

第４の工程は、所定のテストパターンのうち第３の工程のテスト条件に最も近いテストパターンを求める。 - 特許庁

An individual test pattern preparing means 11 prepares a pin information table 15 on the basis of LSI pin assign information 1 and adds pattern data having a pattern in regard to a no-pattern logic pin to a common test pattern 2 for preparing an individual test pattern 7.例文帳に追加

個別テストパターン作成手段１１は、ＬＳＩピンアサイン情報１に基づいてピン情報テーブル１５を作成し、パターンなし論理ピンに対するパターンを有するパターンデータを共通テストパターン２に対し追加して個別テストパターン７を作成する。 - 特許庁

A test pattern image composed of a plurality of pieces of test patch data different in line area ratio is formed.例文帳に追加

ライン面積率が異なる複数のテストパッチデータよりなるテストパターン像を形成する。 - 特許庁

AUTOMATIC GENERATING METHOD FOR LSI TEST PATTERN PROGRAM, ITS DEVICE, AND LSI TEST METHOD例文帳に追加

ＬＳＩテストパターンプログラム自動生成方法およびその装置並びにＬＳＩテスト方法 - 特許庁

The plural test patterns are read from a compile data storage part by a test pattern generating part 17.例文帳に追加

テストパタン生成部１７は、コンパイルデータ記憶部２３から複数のテストパタンを読み込む。 - 特許庁

A test pattern (line pattern) on a recording medium is read (S80), and a corresponding position of the test pattern is acquired by a pixel unit of reading pixel pitch (S82).例文帳に追加

記録媒体上のテストパターン（ラインパターン）を読み取り（Ｓ８０）、読取画素ピッチの画素単位でテストパターンの対応位置を取得する（Ｓ８２）。 - 特許庁

The pattern generating means generates a test pattern signal used to form a test pattern including a plurality of gradation patches differing in gradation from each other.例文帳に追加

パターン生成手段は、それぞれ階調が異なる複数の階調パッチを含むテストパターンを形成するためのテストパターン信号を生成する。 - 特許庁

A device 42 under test prepares test patterns comprising a combination of an impressed pattern P_1 and an expected pattern which is an output of a normal tested pattern corresponding to the pattern P_1.例文帳に追加

テスト装置４２が、印加パターンＰ_１とこれに対応する正常な被テストデバイスの出力である期待パターンとの組み合わせから成るテストパターンを準備する。 - 特許庁

MOVABLE STAGE FOR PLACING TEST PIECE, CIRCUIT PATTERN MANUFACTURING APPARATUS, AND CIRCUIT PATTERN TESTING DEVICE例文帳に追加

試料載置用可動ステージ、回路パターンの製造装置、及び回路パターンの検査装置 - 特許庁