「conversion parity」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The parity generator generates a parity signal by using data signals received from the client devices of the number of n and transmits the generated parity signal and the data signals received from the client devices of the number of n to the wavelength conversion devices of the number of (n+1).例文帳に追加

パリティ生成器は、ｎ個のクライアント装置から受けたデータ信号を用いてパリティ信号を生成し、生成したパリティ信号およびｎ個のクライアント装置から受けたデータ信号を（ｎ＋１）個の波長変換装置に送信する。 - 特許庁

When this parity bit sequence corresponds to the form according to the request of the recording and reproduction system, the digital information sequence after conversion processing excluding the dummy symbol and the parity bit sequence are associated for output.例文帳に追加

このパリティビット系列が記録再生系の要求に応じた形態に対応している場合、ダミーシンボルを除く変調処理後のデジタル情報系列とパリティビット系列とを対応させて出力する。 - 特許庁

A transmitter performs structural low-density parity check coding, with respect to inputted information data by using the structural low-density parity check codes, and parallel conversion of structural low-density parity check code words generated by carrying out the structural low-density parity check coding is performed, in units of groups of predetermined size, and the data are transmitted.例文帳に追加

送信機は、入力される情報データに関して、構造的低密度パリティ検査符号を用いて構造的低密度パリティ検査符号化を行い、構造的低密度パリティ検査符号化を遂行して生成された構造的低密度パリティ検査符号語を、所定のサイズのグループ単位で並列変換してデータを送信する。 - 特許庁

Moreover, a receiver receives a large number of pieces of parallel data, and after series conversion of the received data has been performed in units of groups of the predetermined size, structural low-density parity check decoding is performed, by using the structural low-density parity check codes, with respect to the data whose series conversion have been performed in the group units.例文帳に追加

また、受信機は、多数の並列データを受信し、その受信したデータを所定のサイズのグループ単位で直列変換した後に、該グループ単位で直列変換したデータに関して、構造的低密度パリティ検査符号を用いて構造的低密度パリティ検査復号化を行う。 - 特許庁

A channel bit string conversion part 56 selects which of conversion processing to the second code pattern or processing to the first code pattern from the parity preservation violation individual conversion code pattern is performed.例文帳に追加

チャネルビット列変換部56は、偶奇性保存違反個別変換符号パターンから第２の符号パターンへの変換処理を行うか、または第１の符号パターンかを選択する。 - 特許庁

The serial/parallel conversion circuit 111 of a 1 side 11 restores the serial signals s13 to the parallel signals s14, parity signals p11 and the timing signals t10 and a parity check circuit 112 checks the parallel signals s14 by the parity signals p11, outputs s15 them to a state holding circuit 113 as state signals to be held when they are normal and clears holding data when they are abnormal.例文帳に追加

１ｓｉｄｅ１１のシリアルパラレル変換回路１１１は、シリアル信号ｓ１３をパラレル信号ｓ１４、パリティ信号ｐ１１、タイミング信号ｔ１０を復元し、パリティチェック回路１１２はパラレル信号ｓ１４をパリティ信号ｐ１１でチェックし正常であれば状態保持回路１１３に状態信号として出力ｓ１５して保持し、異常であれば保持データをクリアする。 - 特許庁

The decoder receives the parity signal and the data signal transmitted to the client devices of the number of n from the wavelength conversion devices of the number of (n+1); and decodes a data signal with a trouble occurred by using the parity signal when the trouble occurs in one of the data signals.例文帳に追加

復号器は、パリティ信号およびｎ個のクライアント装置に伝送されるデータ信号を（ｎ＋１）個の波長変換装置から受け、データ信号の１つに障害が発生したとき、障害が発生したデータ信号をパリティ信号を用いて復号する。 - 特許庁

When this parity bit sequence does not correspond to the form according to the request of the recording and reproduction system, a new parity bit sequence for error correction is generated by adding the dummy symbol of other pattern to the digital information sequence after conversion processing.例文帳に追加

また、このパリティビット系列が記録再生系の要求に応じた形態に対応していない場合、変調処理後のデジタル情報系列に他のパターンのダミーシンボルを付加して、新たな誤り訂正用のパリティビット系列を生成させる。 - 特許庁

A RLL conversion pattern processing part 51 converts the first data pattern of input data to a corresponding a first code pattern according to a first table constituted of a parity preservation pattern, a specific rule conversion pattern detecting part 54 detects a parity preservation violation individual conversion code pattern from the converted first code pattern.例文帳に追加

RLL変換パターン処理部51は、偶奇性保存パターンからなる第１のテーブルに従って、入力されたデータの第１のデータパターンを、対応する第１の符号パターンに変換し、特定規則変換パターン検出部54は、変換された第１の符号パターンから、偶奇性保存違反個別変換符号パターンを検出する。 - 特許庁

A specific rule conversion pattern processing part 52 converts a part coincident with a second data pattern constituted of a parity preservation violation pattern of input information to a corresponding second code pattern according to a second table.例文帳に追加

特定規則変換パターン処理部52は、入力された情報の偶奇性保存違反パターンからなる第２のデータパターンと一致する部分を、第２のテーブルに従って、対応する第２の符号パターンに変換する。 - 特許庁

Using a conversion inspection matrix obtained by applying either or both of row replacement and column replacement to an original inspection matrix of an LDPC (Low Density Parity Check) code decodes the LDPC code.例文帳に追加

ＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号の元の検査行列に対して、行置換と列置換のうちの一方または両方を行って得られる変換検査行列を用いて、ＬＤＰＣ符号が復号される。 - 特許庁

To optimize data mapping of a balance code conversion table so that calculation of LLR (Log Likelihood Ratio) in which likelihood of each bit is reflected more appropriately is performed, in the case of adopting LDPC (Low Density Parity Check) to a hologram recording and reproducing system.例文帳に追加

ホログラム記録再生システムにＬＤＰＣを適用した場合において、各ビットの尤度をより適正に反映したＬＬＲの計算が行われるようにバランス符号変換テーブルのデータマッピングを最適化する。 - 特許庁

A basic rule conversion pattern processing part 51 converts a part coincident with a first data pattern constituted of a parity preservation pattern of input data to a corresponding first code pattern according to a first table.例文帳に追加

基本規則変換パターン処理部51は、入力されたデータの偶奇性保存パターンからなる第１のデータパターンと一致する部分を、第１のテーブルに従って、対応する第１の符号パターンに変換する。 - 特許庁

A look at R&D expenditure in purchase power parity conversion (according to the OECD) shows that, in recent years, the growth of R&D expenditure in China is particularly remarkable.例文帳に追加

これらの外資系企業の活動もあり、OECDの購買力平価換算での研究開発支出を見ると、近年、特に中国の研究開発支出の伸びが著しい。 - 経済産業省

A parity generation/insertion part 13 obtains an inspection bit string by calculation using the generation matrix of LDPC codes, each inspection bit is allocated to a 3-bit conversion code (including one inverted bit), and each conversion code is inserted into the information word string to be outputted.例文帳に追加

パリティ生成・挿入部１３では、ＬＤＰＣ符号の生成行列を用いた演算で検査ビット列を求め、各検査ビットを３ビットの変換符号（１つの反転ビットを含む）へ割り当て、各変換符号を情報語列に挿入して出力する。 - 特許庁

The parity generation circuit 101 of a 0 side 10 adds redundant bits to the input signals s11 of respective signal lines and attains parallel signals s12 and p10 and a parallel/serial conversion circuit 103 multiplexes them to serial signals s13 by timing signals t10 and outputs them.例文帳に追加

０ｓｉｄｅ１０のパリティ生成回路１０１は、各信号線の入力信号ｓ１１に冗長ビットを付加してパラレル信号ｓ１２、ｐ１０とし、パラレルシリアル変換回路１０３はタイミング信号ｔ１０によりシリアル信号ｓ１３に多重して出力する。 - 特許庁

A parity bit sequence for error correction is generated to a data sequence with a dummy symbol of a predetermined pattern added to a digital information sequence subjected to conversion processing for change to a form according to a request of a recording and reproduction system.例文帳に追加

記録再生系の要求に応じた形態に変換するための変調処理が施されたデジタル情報系列に所定パターンのダミーシンボルを付加したデータ系列に対して、誤り訂正用のパリティビット系列を生成する。 - 特許庁

In a scan conversion apparatus 1, a first interpolated pixel generating unit 12 generates an interpolated pixel of a nonexisting line of one of the images of between two fields, based on a motion vector detected between the images of two fields of the same parity.例文帳に追加

走査変換装置１において、第１の補間画素生成部１２が、同パリティの２つのフィールドの画像間で検出される動きベクトルに基づいて、２つのフィールドの画像のうち一方について、存在しないラインの補間画素を生成する。 - 特許庁

Frame conversion portions 11-18 of a transmitter 1 input Dual Link HD-SDI signals, discard parity bits and staff bits of HANC data and pixel data, convert data sequences of the HD-SDI signals by SDI clocks into data sequences by SONET clocks and house the data sequences in an OC-192 frame for transmission to a wide area network 3.例文帳に追加

送信装置１のフレーム変換部１１〜１８は、Ｄｕａｌ Ｌｉｎｋ ＨＤ−ＳＤＩ信号を入力し、ＨＡＮＣデータ並びに画素データのパリティビット及びスタッフビットを廃棄し、ＳＤＩクロックによるＨＤ−ＳＤＩ信号のデータ列をＳＯＮＥＴクロックによるデータ列に変換し、ＯＣ−１９２フレームに収容して広域網３へ送信する。 - 特許庁

A controller 1 utilizes an address conversion table 7 to retrieve a logical address of an available logical block being used by a host computer 10 and reads only a physical stripe including the physical block having a physical address corresponding to the retrieved logical address from a disk array 2 and performs parity processing with the stripe as the object.例文帳に追加

制御装置１は、アドレス変換テーブル７を利用して、ホストコンピュータ１０により使用されている有効な論理ブロックの論理アドレスを検索し、その有効な論理アドレスに対応する物理アドレスの物理ブロックが含まれる物理ストライプのみをディスクアレイ２から読み込んで、そのストライプを対象とするパリティ処理を行う。 - 特許庁

To provide an error correction processing device and an error correction processing method which can easily perform conversion processing of a digital information sequence and a parity bit sequence for error correction to be added to it, to a form responding to a request of a recording and reproduction system and also can shorten recording data length.例文帳に追加

この発明は、デジタル情報系列及びそれに付加する誤り訂正用のパリティビット系列に対して、記録再生系の要求に応じた形態への変換処理を容易に行なうことができ、しかも記録するデータ長も短くし得る誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。 - 特許庁