「core processors」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In the core processors 11 to 13 and the L2 memories 31 to 34, multiple connection of the internal bus is spatially made and the core processors 11 to 13 and the L2 memories 31 to 34 are connected so that the core processor 12 accesses to the memory 32 and the core processor 13 access the L2 memory 34 simultaneously while the core processor 11 accesses the L2 memory 32.例文帳に追加

上記コアプロセッサ１１〜１３とＬ２メモリ３１〜３４は、内部バス１４を空間的に多重接続されており、コアプロセッサ１１がＬ２メモリ３１にアクセス中に、コアプロセッサ１２がＬ２メモリ３２に、コアプロセッサ１３がＬ２メモリ３４に同時にアクセスが可能なように接続される。 - 特許庁

The core-processors 11 to 13 operate an OS of single stack, their degrees of priority are set, for example, to "core 0<core 1<core 2" and connected to an internal bus 14 and an external bus 15.例文帳に追加

コアプロセッサ１１〜１３は、シングルスタックのＯＳで動作するもので、その優先度は例えば「コア０＜コア１＜コア２」に設定され、内部バス１４及び外部バス１５に接続される。 - 特許庁

To provide a multi-core program creation support device capable of providing support information allowing for efficient examination of the suitability of a memory access sequence, when creating a program for multi-core processors from a program for single-core processors.例文帳に追加

シングルコアプロセッサ用のプログラムからマルチコアプロセッサ用のプログラムを作成するに際してメモリアクセス順序の適否を効率的に検討することのできる支援情報を提供し得るマルチコアプログラム作成支援装置を提供することである。 - 特許庁

In a system comprising a plurality of multi-core processors, arithmetic cores possessed by a plurality of different processors are assigned to processing of a process or thread of an operating system.例文帳に追加

また、複数のマルチコアプロセッサからなるシステムにおいて、オペレーティングシステムのプロセス又はスレッドの処理に、複数の異なるプロセッサが有する演算コアを割り当てる。 - 特許庁

To solve the problem that, with the progress toward multi-core processors, each core can not readily ascertain the status of the other dies with respect to an idle or active status.例文帳に追加

マルチコアプロセッサ化が進んではいるが、各コアは、アイドル又はアクティブステータスに関して、他のダイのステータスを容易に確認することができない。 - 特許庁

In the system comprising a plurality of multi-core processors, operation cores which a plurality of different processors have are assigned to a process of an operating system or the processing of a thread.例文帳に追加

また、複数のマルチコアプロセッサからなるシステムにおいて、オペレーティングシステムのプロセス又はスレッドの処理に、複数の異なるプロセッサが有する演算コアを割り当てる。 - 特許庁

A multiprocessor system including three or more processors reads a previous startup core No. from a shared memory during startup (S1).例文帳に追加

３個以上のプロセッサを有するマルチプロセッサシステムであって、起動時に共有メモリから前回起動コアＮｏ．を読み込む（Ｓ１）。 - 特許庁

Since multi-core processors have become the standard architecture for general purpose machines, programmers are required to write software optimized for parallelism.例文帳に追加

マルチコア・プロセッサが汎用マシンの標準アーキテクチャになったので、プログラマは、並列性について最適化されたソフトウェアを書くことが必要とされる。 - 特許庁

When the slave processors are placed into the non-transactional mode, the operating frequency in the system core logic is changed to other operating frequency by a master processor.例文帳に追加

スレーブ・プロセッサが非トランザクション・モードに切り替えられると、マスタ・プロセッサによってシステム・コア・ロジックにおける動作周波数が別の動作周波数に変更される。 - 特許庁

In cooperation with an optical network node, an optical path calculation device for outputting an optimal path calculation result based on network information includes: integrated control means comprising a core processor; and a core processor unit having the plurality of core processors for performing optimal path calculation.例文帳に追加

光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置であって、コアプロセッサからなる統括制御手段と、最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニットと、を備える。 - 特許庁

To obtain high-speed and stable automatic optical network control, capable of processing a huge amount of path calculation request by using a PC, accelerated by a core processor unit having a plurality of core processors, as PCE.例文帳に追加

複数のコアプロセッサを有するコアプロセッサユニットでアクセレートされたＰＣをＰＣＥとして用いることにより、膨大なパス計算リクエストに対しても処理が可能で、高速で安定した自動光ネットワーク制御を実現する。 - 特許庁

This semiconductor device is constituted of an interruption control circuit 3 for notifying that at least one of the processors 1 and 2 asserts or cancels the debugger interruption, of a core logic circuit 5 for exchanging signals with the outside of the semiconductor device and the processors 1 and 2 and of a memory 7.例文帳に追加

プロセッサ１，２の内、少なくともいずれか１つがデバッガ割り込みをアサートあるいは解除したことの通知を行う割り込み制御回路３と、半導体装置の外部及びプロセッサ１，２と信号のやり取りを行うコアロジック回路５と、メモリ７とで構成する。 - 特許庁

To prevent the problem of the prior techniques to adjust a processor's operating voltage in which: a user is allowed to modify a core clock frequency of a multiprocessor for each processor, which can result in operating voltage and core frequency combinations, common to all processors, that can harm or otherwise cause unreliable operation of the processor.例文帳に追加

マルチプロセッサのコアクロック周波数をプロセッサ毎に変更できるので、全てのプロセッサに共通な動作電圧とコア周波数との組み合わせによってはプロセッサの損傷あるいはプロセッサの動作の信頼性低下を引き起こしうることを防止する。 - 特許庁

In an environment of a multi-core or a multi-processor system, the processing of each of the loops of a control block is suitably assigned to individual cores or processors as individual threads by a speculative pipelining method.例文帳に追加

マルチコアまたはマルチプロセッサ・システムの環境において、制御ブロックのループの個々の処理が、投機的パイプライニングの技法で、好適には個別のスレッドとして個別のコアまたはプロセッサに割り当てられる。 - 特許庁

To properly perform user management for a log-in process and user management about the operation authority of information processor in an information processing system where a core server and the plurality of information processors are networked.例文帳に追加

基幹サーバと複数台の情報処理装置とがネットワークで接続された情報処理システムにおいて、ログイン処理のためのユーザ管理と、情報処理装置の操作権限に関するユーザ管理とを適切に行なえるようにする。 - 特許庁

To provide a segmented region management method by which calculation loads of each processor are equalized, granularity is raised and a program about a communication queue is easily created when the reactor core is analyzed by parallel computation by a plurality of processors.例文帳に追加

複数のプロセッサによる並列計算で炉心解析を行う際に、各プロセッサの計算負荷を均等にし、粒度を上昇させ、しかも通信キューについてのプログラム作成が容易な分割領域管理方法を提供する。 - 特許庁