「dynamic memory cell」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The semiconductor memory is provided with a memory cell array including dynamic memory cells.例文帳に追加

半導体メモリは、ダイナミックメモリセルを有するメモリセルアレイを有する。 - 特許庁

DYNAMIC RANDOM ACCESS MEMORY CELL, DEVICE COMPRISING THE CELL, AND MANUFACTURING METHOD FOR DYNAMIC RANDOM ACCESS MEMORY DEVICE例文帳に追加

ダイナミックランダムアクセスメモリセル、これを含むデバイス、及びダイナミックランダムアクセスメモリ記憶装置の製造方法 - 特許庁

SYSTEM FOR UTILIZING DYNAMIC REFERENCE BY TWO-BIT CELL MEMORY例文帳に追加

２ビットセルメモリにてダイナミックリファレンスを利用するシステム - 特許庁

REDUNDANT MEMORY CELL FOR DYNAMIC RANDOM ACCESS MEMORY HAVING TWIST TYPE BIT LINE ARCHITECTURE例文帳に追加

ツイスト型ビット線アーキテクチャを有するダイナミックランダムアクセスメモリ用冗長メモリセル - 特許庁

METHOD FOR CONTROLLING READING ACCESS OF MEMORY CELL, AND DYNAMIC RANDOM ACCESS MEMORY DEVICE例文帳に追加

メモリセルの読み出しアクセスを制御する方法およびダイナミックランダムアクセスメモリデバイス - 特許庁

A memory device has a dynamic reference cell and a fixed reference cell.例文帳に追加

メモリ素子は、ダイナミックリファレンス及び固定リファレンスセルを有する。 - 特許庁

DYNAMIC INTEGRATED SEMICONDUCTOR MEMORY HAVING REDUNDANT UNIT OF MEMORY CELL, AND SELF-RESTORATION METHOD FOR MEMORY CELL OF DYNAMIC INTEGRATED SEMICONDUCTOR MEMORY例文帳に追加

メモリセルの冗長ユニットを有するダイナミック集積化半導体メモリ及び該ダイナミック集積化半導体メモリのメモリセルの自己修復方法 - 特許庁

To provide a system for utilizing dynamic reference by a two-bit cell memory.例文帳に追加

２ビットセルメモリにてダイナミックリファレンスを利用するシステムを提供すること。 - 特許庁

To provide a semiconductor memory device realizing dynamic memory by the memory cell of simple transistor structure.例文帳に追加

単純なトランジスタ構造のメモリセルにより、ダイナミック記憶を可能とした半導体メモリ装置を提供する。 - 特許庁

To reduce GIDL current of a transistor that receives boosting voltage at a gate in a semiconductor memory having a dynamic memory cell.例文帳に追加

ダイナミックメモリセルを有する半導体メモリにおいて、昇圧電圧をゲートで受けるトランジスタのＧＩＤＬ電流を削減する。 - 特許庁

SEMICONDUCTOR BODY, DYNAMIC RANDOM ACCESS MEMORY, ELECTRIC ISOLATION, AND MANUFACTURE OF MEMORY CELL例文帳に追加

半導体ボディ、ダイナミックランダムアクセスメモリならびに電気的アイソレ—ションおよびメモリセルの形成方法 - 特許庁

The dynamic type semiconductor memory device includes a DLL circuit generating an inner clock signal, peripheral circuits whose operation is controlled by the inner clock signal and a memory cell arrays.例文帳に追加

内部クロック信号を生成するＤＬＬ回路、内部クロック信号で動作を制御される周辺回路とメモリセルアレイを含む。 - 特許庁

To shorten the time of access without increasing power consumption in a semiconductor memory which has a dynamic memory cell.例文帳に追加

ダイナミックメモリセルを有する半導体メモリにおいて、消費電力を増加させることなくアクセス時間を短縮する。 - 特許庁

To provide a semiconductor device comprising a dynamic type memory cell superior in memory holding characteristics, and to provide a method for manufacturing it.例文帳に追加

記憶保持特性が良好なダイナミック型メモリセルを有する半導体装置およびその製造方法を提供する。 - 特許庁

For example, when the clock cycle becomes longer, by increasing the number of dynamic memory cells to be refreshed per refresh request signal, it is possible to reliably maintain data in the dynamic memory cell without depending on the clock cycle.例文帳に追加

例えば、クロック周期が長くなったときに、リフレッシュ要求信号毎にリフレッシュするダイナミックメモリセルの数を増加させることで、クロック周期に依存せずダイナミックメモリセル内のデータを確実に保持できる。 - 特許庁

FORMING METHOD OF TRANSISTOR AND MEMORY CELL WITH CAPACITOR, METHOD OF FORMING STACKED CAPACITOR ON UPPER SURFACE OF SILICON WAFER, AND MEMORY CELL USED IN DYNAMIC RANDOM ACCESS MEMORY例文帳に追加

トランジスタおよびキャパシタを含むメモリセルの形成方法、スタックトキャパシタをシリコンウェハの上表面に形成する方法、およびダイナミックランダムアクセスメモリで使用されるメモリセル - 特許庁

To provide a method for manufacturing a dynamic memory cell as well as a semiconductor memory comprising the memory cell, related to a semiconductor substrate comprising a trench capacitor 1 and a switching transistor 2.例文帳に追加

トレンチキャパシタ１とスイッチング用トランジスタ２とを備える半導体基板における、ダイナミックメモリーセルの製造方法、および、このようなメモリーセルを備える半導体メモリーを提供する。 - 特許庁

To provide a virtual static random access memory device having a function for refreshing data of a memory cell by using a dynamic memory cell and its driving method.例文帳に追加

ダイナミック型メモリセルを使用し、メモリセルのデータをリフレッシュさせる機能を有する仮想型スタティックランダムアクセスメモリ装置及びその駆動方法を提供する。 - 特許庁

To provide a semiconductor memory device which can store binary data by dynamic operation in a small cell area with a fewer signal lines.例文帳に追加

小さいセル面積で且つ少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ装置を提供する。 - 特許庁

Registers (20, 22, 30, 32) are disposed to four sides of a rectangular dynamic random access memory cell array (1), respectively.例文帳に追加

矩形状のダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

Registers (20, 22, 30, 32) are arranged at each of four sides of a dynamic random access memory cell array (1).例文帳に追加

ダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

To provide a dynamic random access memory cell which can obtain high-speed operation by making the capacitance of a bit line small.例文帳に追加

ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。 - 特許庁

To provide a dynamic type RAM which can evaluate an information holding characteristic of a memory cell with simple constitution.例文帳に追加

簡単な構成でメモリセルの情報保持特性の評価を可能としたダイナミック型ＲＡＭを提供する。 - 特許庁

To reliably maintain data in a dynamic memory cell without depending on a generation cycle of a refresh request signal.例文帳に追加

リフレッシュ要求信号の生成周期によらずダイナミックメモリセル内のデータを確実に保持する。 - 特許庁

The data storage circuit includes at least one static latch circuit and a plurality of dynamic latch circuits when setting 2^k threshold voltage (k is a natural number equal to 3 or more) in each memory cell in the memory cell array.例文帳に追加

データ記憶回路は、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは３以上の自然数）の閾値電圧を設定する場合、少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路を有している。 - 特許庁

This semiconductor memory device is provided with a refresh control part for performing a refresh operation of a memory cell array having dynamic memory cells.例文帳に追加

半導体メモリ装置は、ダイナミック型のメモリセルを有するメモリセルアレイのリフレッシュ動作を実行するためのリフレッシュ制御部を備える。 - 特許庁

To attain the increase of access speed at a read access in a semiconductor memory device provided with memory cell arrays wherein dynamic type memory cells are arrayed in a matrix state.例文帳に追加

ダイナミック型のメモリセルがマトリクス状に配列されたメモリセルアレイを有する半導体メモリ装置において、リードアクセスにおけるアクセス速度の高速化を可能とする。 - 特許庁

In a main arithmetic circuit 20 for executing a parallel arithmetic operation in a parallel arithmetic processing device, a DRAM cell array 30 having a dynamic memory cell, DRAM cell is arranged for storing data.例文帳に追加

並列演算を実行する主演算回路（２０）において、データを記憶するために、ダイナミック型メモリセル（ＤＲＡＭセル）を有するＤＲＡＭセルアレイ（３０）を配置する。 - 特許庁

To provide a semiconductor memory in which a memory cell has simple transistor structure and dynamic storage of binary data can be performed with less signal lines.例文帳に追加

単純なトランジスタ構造をメモリセルとして、少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ装置を提供する。 - 特許庁

To provide a dynamic random access memory formed at a semiconductor body comprising individual paired memory cell separated each other by a vertical electric isolation trench and separated from a support circuit.例文帳に追加

垂直方向の電気的アイソレーショントレンチにより互いに分離され、かつサポート回路から分離されている個々のメモリセルペアを有する半導体ボディに形成されたダイナミックランダムアクセスメモリを提供する。 - 特許庁

To provide a semiconductor memory in which a capacitorless dynamic memory cell is included and it is not necessary to apply negative voltage to a bit line during data writing, and an operation method therefor.例文帳に追加

データ書き込み時にビットラインにネガティブ電圧を印加する必要のないキャパシタなしの動的メモリセルを具備した半導体メモリ装置及びその動作方法を提供する。 - 特許庁

When data indicating a high logic level is written in a memory cell, electric charges stored consequently are fewer than stored electric charges under normal operation of a dynamic memory.例文帳に追加

高論理レベルを表わすデータがメモリセル内に書込まれる場合には、その結果格納される電荷はダイナミックメモリの通常動作の下における格納電荷よりも小さい。 - 特許庁

To provide a device and a method for maintaining, to the allowable range, a sub threshold leak current related to a memory cell of a dynamic memory device buried within an integrated circuit chip.例文帳に追加

集積回路チップ内に埋込まれているダイナミックメモリ装置のメモリセルに関連するサブスレッシュホールドリーク電流を許容可能な範囲内に維持する装置及び方法を提供する。 - 特許庁

To reduce a leak current of a cell transistor when high data are written into a memory cell, as to a dynamic RAM adopting a bit line VSS precharge system.例文帳に追加

ビット線ＶＳＳプリチャージ方式を採用するダイナミックＲＡＭであって、メモリセルにハイデータが書き込まれている場合におけるセルトランジスタのリーク電流を低減化する。 - 特許庁

To disclose a cell that can be used as a dynamic memory cell for storing data used in programming a field programmable gate array (FPGA).例文帳に追加

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をプログラミングする上で使用されるデータを記憶するためのダイナミックメモリセルとして使用可能なセルが開示される。 - 特許庁

A refresh timer periodically generates refresh request signals for refreshing a dynamic memory cell, and changes the cycle of generating refresh request signals according to a cycle control signal.例文帳に追加

リフレッシュタイマは、ダイナミックメモリセルをリフレッシュするためのリフレッシュ要求信号を周期的に生成するとともに、周期制御信号に応じてリフレッシュ要求信号の生成周期を変更する。 - 特許庁

A refresh request-generating circuit generates the refresh request signal for refreshing the dynamic memory cell per predetermined count of clocks of a clock signal.例文帳に追加

リフレッシュ要求生成回路は、ダイナミックメモリセルをリフレッシュするためのリフレッシュ要求信号を、クロック信号の所定のクロック数毎に生成する。 - 特許庁

To prevent level elevation at the time of a power down mode where the current consumption of a cell array power source generated by voltage drop in the inside becomes almost 0 in a dynamic memory.例文帳に追加

ダイナミックメモリにおいて、内部で降圧して生成されるセルアレイ電源の消費電流がほぼ０になるパワーダウンモード時のレベル上昇を防止する。 - 特許庁

The integrated circuit also includes a single transistor dynamic random access memory (1T-DRAM) cell 212 arranged adjacent to and integrated with the bulk IC.例文帳に追加

この集積回路はまた、バルクＩＣに隣接して設けられ且つ一体化された単一トランジスタのダイナミックランダムアクセスメモリ（１Ｔ−ＤＲＡＭ）セル２１２を備えている。 - 特許庁

To improve a sensing margin in a dynamic type semiconductor memory device of a lower voltage side power supply voltage sensing and a voltage direct reference cell writing system.例文帳に追加

低圧側電源電圧センス及び電圧ダイレクト参照セル書き込み方式のダイナミック型半導体記憶装置におけるセンスマージンを向上させる。 - 特許庁

A TCAM cell is constituted of two dynamic type memory cells consisting of MOS transistors 101, 102 and capacitor elements 105, 106, and a coincidence comparing circuit consisting of two MOS transistors 103, 104.例文帳に追加

ＴＣＡＭセルは、ＭＯＳトランジスタ1０１，１０２とキャパシタ素子１０５，１０６とからなる２つのダイナミック型記憶セルと、２つのＭＯＳトランジスタ１０３，１０４からなる一致比較回路とで構成される。 - 特許庁

To provide a high-density high-speed dynamic random access memory(DRAM) by satisfying the cut-off characteristics of transistors and high-level write compensation in the memory cell area of the DRAM and, at the same time, improving transistor driving forces in the peripheral circuit area of the DRAM.例文帳に追加

本発明は、ＤＲＡＭのメモリセル領域におけるトランジスタのカットオフ特性とハイレベルの書き込み補償を満足するとともに周辺回路領域のトランジスタの駆動力を向上させて、高密度高速ＤＲＡＭの実現を図る。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

In this memory module 100, an address generation circuit 120 generates the highest order bit B2 of the bank address insufficient for the purpose of specification of the memory cell that is the access target by use of the highest order bit of the row address output from the memory controller 12, and outputs it to SDRAM (Synchronous Dynamic Random Access Memory) 110.例文帳に追加

メモリモジュール１００において、アドレス生成回路１２０は、メモリコントローラ１２から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するために不足するバンクアドレスの最上位ビットＢ２を生成し、これをＳＤＲＡＭ１１０に出力する。 - 特許庁

During a normal operation, a first control signal is set to a Low, a second control signal is set to a High, a memory cell section 100 is separated from a power supply section and a GND, an action nTFT (N2) is turned on, video signals are transmitted to a liquid crystal section 200 and dynamic video is displayed in full color.例文帳に追加

通常動作時は、第１制御信号をＬｏｗ、第２制御信号をＨｉｇｈとし、メモリセル部１００を電源部ＶＤ１，ＧＮＤから切り離して、動作ｎＴＦＴ（Ｎ２）をオン状態として映像信号を液晶部２００に伝えてフルカラーで動映像を具現する。 - 特許庁