| 例文 |
integrated RAMの部分一致の例文一覧と使い方
該当件数 : 109件
A microcomputer 50 made up of a one-chip integrated circuit integrally having a data storage section made up of a CPU, ROM or RAM or the like or a computation processing section is provided on a control board 39, and a ferrite electromagnetic wave absorptive sheet 56 is pasted to the top face of the microcomputer 50.例文帳に追加
主制御基板３９にはＣＰＵとＲＯＭやＲＡＭ等からなるデータ記憶部や演算処理部を一体的に有する１チップ集積回路からなるマイクロコンピュータ５０が装着され、このマイクロコンピュータ５０の上面にフェライト系の電磁波吸収シート５６が貼着されている。 - 特許庁
To provide a potable motor-operated press in which a press main body is integrated with an electric motor, a mechanism for changing rotation into straight movement and a ram for applying pressure, so that various press works can be performed by optionally setting the control of pressurizing directions and positions which are required with respect to a work to be processed.例文帳に追加
プレス本体に電動機と回転を直線運動に変換する機構と加圧するためのラムを一体化して、携帯型のプレスとすることで、被加工物に要求される加圧方向及び要求される加圧位置制御を自由に設定して種々のプレス作業ができるようにする。 - 特許庁
The integrated circuit has, on one hand, a RAM(random access memory) for the purpose of storing the pattern, and has, on the other hand, an extraction means (PE) for the purpose of extracting the pixels as a function indicating the number of bit per pixel from a selected pattern, and supplying a coding means(CM) with the extracted pixels.例文帳に追加
集積回路は、一方では、パターンを保存することを目的とするＲＡＭ（ランダム・アクセス・メモリ）を備え、また他方では、選択されたパターンからピクセル当りのビット数を示す関数としてピクセルを抽出し、それらの抽出されたピクセルを符号化手段（ＣＭ）に供給することを目的とする抽出手段（ＰＥ）を備える。 - 特許庁
Even when RAM clear notification, design frame release notification, and front frame release notification which are executed when a fraudulent act that accompanies deletion of game information memory are invalidated as much as possible, a front frame 3 should be in a closed state after a connector of a sub-integrated device 53 is eventually in a normal state.例文帳に追加
遊技情報の記憶を消去を伴う不正行為が行われた際に実行されるＲＡＭクリア報知、意匠枠開放報知、前面枠開放報知を極力無効化した場合であっても、最終的にはサブ統合装置５３のコネクタを正常な状態にした上で前面枠３を閉鎖状態にしなければならない。 - 特許庁
The weighted integrated operation frequency SWN is held in an RAM 115, and when the SWN reaches a specified value (such as 499, 500 times) or more, a maintenance request 278 for requesting the replacement and repair of the stapler 330 is displayed on a liquid crystal touch panel 271 in a control panel 270 of a copying machine body 2.例文帳に追加
この重み付け積算動作回数ＳＷＮをＲＡＭ１１５に保持すると共に、これが所定値（例えば４９９，５００回）以上になった場合に、ステープラ３３０の交換・修理を求めるメンテナンス要求２７８を、コピー機本体２の操作パネル２７０内の液晶タッチパネル２７１に表示させる。 - 特許庁
In the hard macros (for example, RAM 1, PLL (phase locked loop) circuit 2) 1, 2 constituting portions of the semiconductor integrated circuit 3 disposed on a semiconductor chip 5, wiring 11a-11f, 21a-21f passing through the inside of the hard-macros 1, 2 is prearranged before the hard-macros 1, 2 are disposed on the semiconductor chip 5.例文帳に追加
半導体チップ５上に配されて半導体集積回路３の一部を構成するハードマクロ（例えば、ＲＡＭ１、ＰＬＬ回路２）１，２には、該ハードマクロ１，２の内部を通過する通過配線１１ａ〜１１ｆ、２１ａ〜２１ｆが、該ハードマクロ１，２の半導体チップ５上への配置前に予め施されている。 - 特許庁
To realize a semiconductor integrated circuit incorporating a memory circuit such a RAM in which defective address information can be easily written even in a state in which a chip is sealed in a package, further, incorporated in a board and a module, and a defective bit of a memory circuit is saved and yield rate is improved.例文帳に追加
ＲＡＭのようなメモリ回路を内蔵した半導体集積回路において、チップをパッケージに封入しさらにボードやモジュールなどに実装した状態でも容易に欠陥アドレス情報を書き込むことができ、それによってメモリ回路の不良ビットを救済して歩留まりの向上を図ることができる半導体集積回路を実現する。 - 特許庁
To provide a simple circuit structure which corrects different voltages between respective line sections in a semiconductor integrated circuit, especially a circuit structure which corrects difference between the bit line voltage of a high level and the plate line voltage of a high level of a ferroelectric RAM memory and in which the different voltages (write voltage and read voltage in particular) are corrected with a standard operation and can mutually independently be decided in a test mode.例文帳に追加
半導体集積回路における各回線区間の異なる電圧を補正する簡単な回路構造、特に、強誘電体ＲＡＭメモリの高レベルのビット線電圧と高レベルのプレート線電圧との差異を補正する回路構造であって、異なる電圧（特に書込み電圧および読出し電圧）が標準動作で補正され、しかもテストモードで互いに独立して判定させることができるものを提供すること。 - 特許庁
b) Microprocessors, microcomputers, microcontrollers, programmable ROM that can electronically delete programs (including flash memory), static RAM, and devices using storage elements that employ compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, those using neural networks, custom integrated circuits (excluding those for which it is possible to determine whether or not they are goods that fall under any of (c) through (h), or (k), or those for which it is possible to determine whether or not they are goods falling under any of the goods in the middle column of rows 5 through 15 of the appended table 1 of the Export Order; hereinafter the same shall apply in this Article) or FFT processors that fall under any of the following categories (excluding those designed for use in other goods 例文帳に追加
ロ マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、プログラムを電気的に消去することができるプログラマブルロム（フラッシュメモリーを含む。）、スタティック式のラム、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路若しくは光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路（ハからチまでのいずれか若しくはルに該当する貨物であるかどうかの判断をすることができるもの又は輸出令別表第一の五から一五までの項の中欄のいずれかに該当する貨物に使用するように設計したものであるかどうかの判断をすることができるものを除く。以下この条において同じ。）又はＦＦＴプロセッサであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム
| 例文 |
 | ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
