「integrated RAM」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The searcher and the demodulator are preferably located on the same integrated circuit along with the RAM queue.例文帳に追加

探索器および復調器は好ましくはRAM待ち行列に沿って同じ集積回路に配置される。 - 特許庁

This device is a semiconductor integrated circuit device mounted with a static RAM.例文帳に追加

スタティックＲＡＭを搭載した半導体集積回路装置である。 - 特許庁

METHOD FOR HOLDING DATA FOR DYNAMIC RAM AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

ダイナミック型ＲＡＭのデータ保持方法と半導体集積回路装置 - 特許庁

FUNCTIONAL TEST FACILITATING CIRCUIT FOR RAM AND INTEGRATED CIRCUIT DEVICE PROVIDED WITH IT例文帳に追加

ＲＡＭ用機能試験容易化回路及びこれを備えた集積回路装置 - 特許庁

The off-dot number is integrated by a CPU 111, then, the integrated value is stored in the prescribed area of a RAM 113.例文帳に追加

ＣＰＵ１１１により、このオフドット数を積算し、その積算値をＲＡＭ１１３の所定エリアに格納する。 - 特許庁

This imaging parallel interface RAM (IPIRAM) is an integrated circuit which appears as a static parallel interface RAM for an external circuit.例文帳に追加

本発明の撮像パラレルインタフェースＲＡＭ（ＩＰＩＲＡＭ）は集積回路で外部回路には静的なパラレルインタフェースＲＡＭにみえる。 - 特許庁

The counted number of pixels is integrated by a CPU 111, then, the integrated value is stored in the prescribed area of a RAM 113.例文帳に追加

ＣＰＵ１１１により、この計数された画素数を積算し、その積算値をＲＡＭ１１３の所定エリアに格納する。 - 特許庁

To provide a semiconductor integrated circuit which can surely hold RAM data by preventing RAM data from being destructed due to an asynchronous reset.例文帳に追加

非同期リセットによるＲＡＭデータの破壊を防止して、ＲＡＭデータの保持を保証することができる半導体集積回路を提供する。 - 特許庁

The semiconductor integrated circuit 1 comprises: a RAM 2, and a control circuit 10 for controlling the retention test of the RAM 2.例文帳に追加

本発明に係る半導体集積回路１は、ＲＡＭ２と、そのＲＡＭ２のリテンションテストを制御するコントロール回路１０とを備えている。 - 特許庁

To provide a highly integrated switching resistance RAM with which a readout time is shortened.例文帳に追加

読み出し時間を短縮するとともに、高集積化されたスイッチング抵抗ＲＡＭを実現する。 - 特許庁

It stores an integrated value in a RAM for averaging when the intake cylinder is changed (S110).例文帳に追加

吸気気筒の変更があると、積算値を平均化用ＲＡＭに格納する（ステップ１１０）。 - 特許庁

To reduce a necessary ROM capacity and RAM capacity in a computer for copying and executing an integrated program from an ROM to an RAM.例文帳に追加

組み込みプログラムをＲＯＭからＲＡＭにコピーして実行するコンピュータにおいて、必要なＲＯＭ容量及びＲＡＭ容量を低減させる。 - 特許庁

To enable a layout design method of a semiconductor integrated circuit equipped with a RAM to be improved in layout efficiency without affecting the operation of the RAM.例文帳に追加

ＲＡＭを備える半導体集積回路のレイアウト設計方法において、ＲＡＭの動作に影響を与えることなくレイアウト効率を向上させる。 - 特許庁

The beam former may include an integrated module which is a RAM etc. in a memory means in the calculation device integrated with architecture of the calculation device.例文帳に追加

ビーム形成器は計算装置のアーキテクチャに統合された、計算装置の記憶手段中のＲＡＭ等である統合モジュールを含みうる。 - 特許庁

A microcomputer 10 is provided with an ROM 2 for storing an integrated program 3, and an RAM 4.例文帳に追加

マイクロコンピュータ１０が、組み込みプログラム３が格納されたＲＯＭ２と、ＲＡＭ４とを備えている。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS TEST METHOD, RAM/ROM TEST CIRCUIT AND ITS TEST METHOD例文帳に追加

半導体集積回路装置およびそのテスト方法、ＲＡＭ／ＲＯＭテスト回路およびそのテスト方法 - 特許庁

To shorten a cycle time of a static RAM incorporated in a logic integrated circuit as a macro-cell.例文帳に追加

論理集積回路にマクロセルとして搭載されるスタティック型ＲＡＭのサイクルタイムを高速化する。 - 特許庁

A data set in which a big win is judged is transmitted from a main substrate 41 to a sub integrated substrate 58 as hold data and stored in a RAM of the sub integrated substrate 58.例文帳に追加

大当たり判定をしたデータセットを保留データとして主基板４１からサブ統合基板５８に送信し、サブ統合基板５８のＲＡＭに記憶する。 - 特許庁

Japanese chip makers which formed the Parallel Processing RAM (PPRAM) consortium to investigate a scalable DRAM architecture with integrated logic to remedy growing bus bandwidth constraints 例文帳に追加

バス帯域幅制約の拡大を軽減すべく, 集積ロジックをもったスケーラブルなDRAMアーキテクチャを研究するコンソーシアム, PPRAM(並列処理RAM)コンソーシアムを結成した日本のチップメーカ達 - コンピューター用語辞典

To provide a semiconductor integrated circuit device mounted with a static RAM which is inexpensive and has less number of elements.例文帳に追加

低コストで素子数の少ないスタティックＲＡＭを搭載した半導体集積回路装置を提供すること。 - 特許庁

A semiconductor integrated circuit device (10) includes a nonvolatile memory (108), a control unit (101), and a RAM (107).例文帳に追加

半導体集積回路装置（１０）は、不揮発性メモリ（１０８）と制御部（１０１）とＲＡＭ（１０７）とを含む。 - 特許庁

In a step 210, the integrated result is stored in the n-th area of a RAM which corresponds to the block number.例文帳に追加

ステップ２１０では、その結果をブロックの番号に対応したＲＡＭ２７のｎ番目の領域に記憶する。 - 特許庁

The integrated circuit device of a type for reconfiguring diversified data paths by changing the connection of a plurality of types of processing elements has a RAM element 21c for switching a RAM mode functioning as a RAM and a feed back mode for generating a RAM address by feeding back at least one portion of the RAM output data of a RAM circuit 51.例文帳に追加

複数種類のプロセッシングエレメントの接続を変えて種々のデータパスを再構成するタイプの集積回路装置において、ＲＡＭとして機能するとＲＡＭモードと、ＲＡＭ回路５１のＲＡＭ出力データの少なくとも一部をフィードバックしてＲＡＭアドレスを生成するフィードバックモードとを切り替え可能なＲＡＭエレメント２１ｃを有する集積回路装置を提供する。 - 特許庁

In a RAM for integrated control, special information can be acquired under a condition of being in an arcana acquisition time RZ.例文帳に追加

統括制御用ＲＡＭでは、奥義獲得時期ＲＺである条件下で、特別情報を獲得し得るようにした。 - 特許庁

The semiconductor integrated circuit 1 includes a loop counter 11, a clock selector 13, an operator 14, and an RAM 16.例文帳に追加

本発明にかかる半導体集積回路１は、ループカウンタ１１、クロックセレクタ１３、演算器１４、ＲＡＭ１６を備える。 - 特許庁

In a step 240, all sum data summed in each block and stored in the RAM are integrated to calculate the whole sum data.例文帳に追加

ステップ２４０では、ＲＡＭ２７に格納されているブロック別サムデータを全て積算し、全サムデータを算出する。 - 特許庁

To inspect a RAM without sacrificing operation speed and to generate timing for inspection being suitable for memory size, in a semiconductor integrated circuit incorporating a RAM.例文帳に追加

ＲＡＭを内蔵した半導体集積回路において、動作速度を犠牲にすることなくＲＡＭの検査を可能にすると共に、メモリサイズに適した検査用タイミングを生成する。 - 特許庁

The integrated circuit system (IC) 100 include a RAM 120, a serial interface 150, a means for downloading a burn-in test program to the RAM 120 of the integrated circuit system by the serial interface 150, and a means for reading the burn-in test program downloaded from the RAM 120 and allowing the CPU 110 to execute it.例文帳に追加

集積回路装置（ＩＣ）１００は、ＲＡＭ１２０、シリアルインターフェース１５０を含み、前記シリアルインターフェース１５０でバーインテストプログラムを集積回路装置の前記ＲＡＭ１２０にダウンロードする手段と、前記ＲＡＭ１２０からダウンロードされたバーインテストプログラム読み出して、前記ＣＰＵ１１０に実行させる手段とを含む。 - 特許庁

The integrated program 3 has a program section which should be copied to the RAM 4; an address management list in which an RAM arrangement address where the program section should be arranged is described and a copy function for copying the program section to the RAM 4.例文帳に追加

組み込みプログラム３は、ＲＡＭ４にコピーされるべきプログラム部分と、前記プログラム部分が配置されるべきＲＡＭ配置アドレスが記述されたアドレス管理リストと、前記プログラム部分をＲＡＭ４にコピーするためのコピー関数とを有している。 - 特許庁

The microcontroller is an integrated circuit including a CPU, a RAM, a ROM, a plurality of I/O ports, an internal bus, and the like.例文帳に追加

マイクロコントローラは、ＣＰＵと、ＲＡＭと、ＲＯＭと、複数の入出力ポートと、内部バス等を備えた集積回路である。 - 特許庁

The bit receiver, preferably comprising a wide band-width amplifier, and the bit driver are preferably integrated with a sea of on-chip RAM 54.例文帳に追加

ビット・レシーバは、好ましくは広帯域幅増幅器を含み、ビットドライバは好ましくは広大なオンチップＲＡＭ５４と一体化する。 - 特許庁

The semiconductor integrated circuit device comprises an RAM circuit divided into a plurality of RAM (random access memory) circuit blocks (RAM1-RAMn), and an internal power supply circuit (10).例文帳に追加

本発明の半導体集積回路装置は、複数のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路ブロック（ＲＡＭ１〜ＲＡＭｎ）に分割されたＲＡＭ回路と、内部電源回路（１０）と、を具備している。 - 特許庁

To provide a semiconductor integrated circuit for a printer by the use of which a tandem printer using a smaller storage capacity RAM or a tandem printer making availability of a RAM during printing larger is obtained.例文帳に追加

それを用いることにより、より少容量のＲＡＭが用いられたタンデムプリンタや、印刷中のＲＡＭの空き容量がより大きなタンデムプリンタを実現できるプリンタ用半導体集積回路を、提供する。 - 特許庁

To provide a semiconductor integrated circuit device provided with a dynamic type RAM realizing securement of operation margin and high speed in a low voltage state.例文帳に追加

低電圧での動作マージンの確保と高速化を実現したダイナミック型ｒａｍを備えた半導体集積回路装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device which can easily analyze the operation of a RAM, allowing a test method to have the degree of freedom.例文帳に追加

ＲＡＭのテスト手法に自由度をもたせＲＡＭの動作解析が容易な半導体集積回路装置を提供することを目的とする。 - 特許庁

To provide an integrated optical pickup compatible with CD/DVD that can realize detection of a tracking error in the DPP method compatible with a DVD-RAM.例文帳に追加

ＣＤ・ＤＶＤ対応の集積ピックアップに於いて、ＤＶＤ−ＲＡＭに対応したＤＰＰ法のトラッキング誤差検出を実現する。 - 特許庁

Alternatively, captured data are serially stored in the data storage circuit in the RAM or the hard macro core, in the capture operation of the scan test, and are read out to the outside of the large scale circuit after the scan test, in which an external large scale integrated circuit tester verifies expectations.例文帳に追加

ＲＡＭやハードマクロコア内のデータ蓄積回路にスキャンデータを蓄積し、スキャンテストのシフト時にスキャンデータをスキャンチェーンにシフトインする。 - 特許庁

To obtain a semiconductor integrated circuit in which at least one memory circuit inside a RAM or the like can be relieved and integration degree is improved.例文帳に追加

ＲＡＭ等の内部の少なくとも一つのメモリ回路の救済が可能であり、かつ集積度の向上を図った半導体集積回路を得る。 - 特許庁

If the "preparation level" stored in a RAM 49 of the subordinate integrated board 43 is "3", the "navigation mode" is generated regardless of the result of the "navigation lottery".例文帳に追加

また、サブ統合基板４３のＲＡＭ４９に記憶されている「準備レベル」が“３”となった場合には、「ナビ抽選」の結果とは無関係に「ナビモード」を生起させる。 - 特許庁

To provide a semiconductor integrated circuit apparatus provided with a static type RAM in which both SNM and margin can be realized even in low power source voltage.例文帳に追加

低電源電圧でもＳＮＭと書き込みマージンを両立させることができるスタティック型ＲＡＭを備えて半導体集積回路装置を提供する。 - 特許庁

To reduce the cost of a semiconductor integrated circuit by reducing the circuit area of a RAM test data generating circuit incorporated as one of test functions.例文帳に追加

テスト機能の１つとして内蔵されるＲＡＭテストデータ生成回路の回路面積を縮小し、半導体集積回路のコスト削減を行う。 - 特許庁

To provide a semiconductor integrated circuit device and its test method in which patterns for test can be reduced when data is supplied in serial to a RAM.例文帳に追加

ＲＡＭにシリアルでデータを供給する際、試験用パターンの削減を実施できる半導体集積回路装置及び、その試験方法を提供する。 - 特許庁

To reduce current consumption for data access by continuous addresses for a ROM circuit and a RAM circuit in a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置において、ＲＯＭ回路やＲＡＭ回路に対する連続アドレスによるデータアクセス時における消費電流を低減する。 - 特許庁

To reduce the power consumption by reducing surplus wiring in a main bit line in a semiconductor integrated circuit including the memory array of a bit division type RAM.例文帳に追加

ビット分割型ＲＡＭのメモリセルアレイを含む半導体集積回路において、メインビットラインの余分な配線を削減して、消費電力を低減する。 - 特許庁

To provide a semiconductor integrated circuit where an operational timing failure can be avoided by a method wherein a circuit design is carried out by Raking advantage of a delay time of a RAM, and a timing analysis is carried out by using the delay time or by taking delay times of other components other than the RAM into consideration.例文帳に追加

ＲＡＭ及び該ＲＡＭの記憶素子をビット単位で利用する論理回路を有する半導体集積回路及びその設計方法において、タイミング不良を回避し、必要な動作速度を達成する。 - 特許庁