「integrated performance test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor integrated circuit device with test point inserted thereto capable of improving the test easiness to the full and minimizing the deterioration of performance by insertion of a test point and an additional overhead such as increase in required area or the like.例文帳に追加

テスト容易度を最大限に改善し、かつテストポイントの挿入による性能の低下及び所要面積の増加等の付加的なオーバヘッドを最小化できるテストポイントを挿入した半導体集積回路装置を提供する。 - 特許庁

The image coder/decoder applies a manufacturing defect test and a performance test such as an access speed test to three memory modules 2-4 of a memory access section 1 integrated in the IC with an image coding core and an image decoding core and excludes any of the memory modules 2-4 that is discriminated to be failed in each test from the selection object as the image work memory.例文帳に追加

画像符号化・復号化装置は、ＩＣ内に画像符号化コア及び画像復号化コアとともに組み込まれたメモリアクセス部１の３個のメモリモジュール２〜４に対して、製造上の欠陥テスト及びアクセス速度等の性能テストを行い、各テストに不合格と判定されたメモリモジュール２〜４を画像用ワークメモリとしての選択対象から外す。 - 特許庁

Log data at the performance of a manual operation are read from a log file 110, and continuous log data in which an input signal value and an output signal value are neither changed are identified, and integrated into one test vector.例文帳に追加

ログファイル１１０からマニュアル操作した際のログデータを読み込み、入力信号値と出力信号値とが共に変化していない連続したログデータを識別して１個のテストベクタに統合する。 - 特許庁

Therefore, a decision on the result of address access time performance of the memory circuit 100 and a function test of the memory circuit 100 can be simultaneously performed in a test step without adding new external terminals by providing the speed decision circuit 120 in a semiconductor integrated circuit device incorporating the BIST circuit 110.例文帳に追加

これにより、スピード判定回路120を、BIST回路110を内蔵した半導体集積回路装置に設けることで、新たな外部端子を追加をすることなく、半導体集積回路装置のテストの段階において、メモリ回路100の機能テストと同時に、メモリ回路100のアドレスアクセスタイム性能の合否を判定することができる。 - 特許庁

To provide a carrier tape capable of reducing the electrostatic breakdown of an integrated circuit element caused by the discharge of an electrified charge or the like, and conducting performance test on the integrated circuit element such as conducting input/output inspection of signals by contacting a probe pin with an input terminal or output terminal or the like in the manufacturing process of the tape carrier package.例文帳に追加

テープキャリアパッケージの製造工程の過程において、帯電された電荷の放電等により集積回路素子が静電破壊するのを低減するとともに、入力端子または出力端子にプローブピンを当てて信号の入出力検査を行う等の集積回路素子の性能試験を行うことができるキャリアテープを提供すること。 - 特許庁