misを含む例文一覧と使い方
該当件数 : 1044件
MIS-TYPE FET AND MANUFACTURING METHOD THEREOF例文帳に追加
MIS型FET及びその製造方法 - 特許庁
MIS TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME例文帳に追加
MIS型トランジスタ及びその製造方法 - 特許庁
EVALUATION METHOD OF MIS SEMICONDUCTOR DEVICE例文帳に追加
MIS型半導体層装置の評価方法 - 特許庁
A p-type well PW is formed with common use of an n-channel low voltage resistance MIS in a low voltage resistance MIS region, and a well of an n-channel low voltage resistance MIS in an intermediate voltage resistance MIS region.例文帳に追加
低耐圧MIS領域のNチャネル型の低耐圧MISと中耐圧MIS領域のNチャネル型の低耐圧MISのウエルを共用化し、P型ウエルPWとする。 - 特許庁
I might have mis-read your email. 例文帳に追加
あなたのメールを読み間違えたかもしれない。 - Weblio Email例文集
The semiconductor integrated circuit device is equipped with a logic circuit including MIS transistors formed on a semiconductor substrate, wherein substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0, which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0, which is applied to a second conductive MIS transistor.例文帳に追加
半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第1導電型のMISトランジスタに印加する第1基板バイアス電圧Vbp0と第2導電型のMISトランジスタに印加する第2基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁
MARKUS, a derivative of Shapiro's Model Inference System MIS, induces Prolog programs from positive and negative examples. 例文帳に追加
シャピロのモデル推論システム(MIS)の派生の一つであるMARKUSは、正および負の例からPrologプログラムを誘導する。 - コンピューター用語辞典
MIS-TYPE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF例文帳に追加
MIS型半導体装置とその作製方法 - 特許庁
MIS TYPE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME例文帳に追加
MIS型半導体装置の製造方法 - 特許庁
MIS SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加
MIS型半導体装置とその製造方法 - 特許庁
MIS SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加
MIS半導体装置およびその製造方法 - 特許庁
Please don't worry about the finer details of free vs mis-translation. 例文帳に追加
細かい意訳誤訳は気にしないでください。 - Tanaka Corpus
Please don't worry about the finer details of free vs mis-translation.例文帳に追加
細かい意訳誤訳は気にしないでください。 - Tatoeba例文
of a baseball game, to get on base because of four mis-pitched balls 例文帳に追加
野球において,四死球を得て塁に出る - EDR日英対訳辞書
In the semiconductor integrated circuit device equipped with a logic circuit including MIS (metal insulator semiconductor) transistors formed on a semiconductor substrate, a substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0 which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0 which is applied to a second conductive MIS transistor.例文帳に追加
半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第1導電型のMISトランジスタに印加する第1基板バイアス電圧Vbp0と第2導電型のMISトランジスタに印加する第2基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁
SELECT DEVICE FOR TRANSMISSION HAVING MIS-SELECT PREVENTION FUNCTION例文帳に追加
ミスセレクト防止機能を持つ変速機のセレクト装置 - 特許庁
MIS SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF例文帳に追加
MIS型半導体装置およびその製造方法 - 特許庁
METHOD OF MANUFACTURING MIS COMPOUND SEMICONDUCTOR DEVICE例文帳に追加
MIS型化合物半導体装置の製造方法 - 特許庁
MIS TYPE SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加
MIS型半導体装置及びその製造方法 - 特許庁
SEMICONDUCTOR DEVICE AND COMPLEMENTARY MIS LOGIC CIRCUIT例文帳に追加
半導体装置および相補形MIS論理回路 - 特許庁
MIS GATE STRUCTURE TYPE HEMT ELEMENT, AND METHOD OF MANUFACTURING MIS GATE STRUCTURE TYPE HEMT ELEMENT例文帳に追加
MISゲート構造型のHEMT素子およびMISゲート構造型のHEMT素子の作製方法 - 特許庁
A semiconductor device comprises a first MIS transistor Trl and a second MIS transistor Trh.例文帳に追加
半導体装置は、第1のMISトランジスタTrlと第2のMISトランジスタTrhとを備えている。 - 特許庁
His invention concerns the MIS semiconductor device and a high-integrated random access memory semiconductor device. 例文帳に追加
この発明はMIS型半導体装置とそれを用いた高集積ランダムアクセスメモリ半導体装置に関する。 - 特許庁
An n-type MIS transistor Q_1 and a p-type MIS transistor Q_2 are fabricated on a semiconductor substrate 1.例文帳に追加
半導体基板1上にn型MISトランジスタQ_1およびp型MISトランジスタQ_2を形成する。 - 特許庁
OPERATION LEVER MIS-OPERATION PREVENTION SYSTEM OF CONSTRUCTION HEAVY EQUIPMENT例文帳に追加
建設重装備の操作レバー誤作動防止システム - 特許庁
MIS FIELD-EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR例文帳に追加
MIS電界効果トランジスタ及びその製造方法 - 特許庁
Moreover, an n-type extension region 9 is formed with common use of an n-channel intermediate voltage resistance MIS of an intermediate voltage resistance MIS region and an extension region of an n-channel high voltage resistance MIS in a high voltage resistance MIS region.例文帳に追加
また、中耐圧MIS領域のNチャネル型の中耐圧MISと高耐圧MIS領域のNチャネル型の高耐圧MISのエクステンション領域を共有化し、N型エクステンション領域9とする。 - 特許庁
To solve the problem: it is difficult to establish compatibility between the high reliability of an n-type MIS transistor and the high performance of a p-type MIS transistor when a sidewall width is the same in the n-type MIS transistor and the p-type MIS transistor.例文帳に追加
n型MISトランジスタとp型MISトランジスタとにおいてサイドウォール幅が同一である場合、n型MISトランジスタの高信頼性とp型MISトランジスタの高性能化を両立させることは難しい。 - 特許庁
MIS FIELD-EFFECT TRANSISTOR, AND SEMICONDUCTOR DEVICE例文帳に追加
MIS型電界効果トランジスタ及び半導体装置 - 特許庁
METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND MIS TRANSISTOR例文帳に追加
半導体装置の製造方法及びMISトランジスタ - 特許庁
STRUCTURE OF TRENCH GATE MIS DEVICE AND ITS MANUFACTURING METHOD例文帳に追加
トレンチゲートMISデバイスの構造及び製造方法 - 特許庁
To obtain a semiconductor device comprising a low resistance p-type MIS element, a low resistance n-type MIS element, and a high resistance MIS element wherein off leak current can be suppressed easily in these MIS elements; and to provide its manufacturing method.例文帳に追加
低抵抗P型MIS素子、低抵抗N型MIS素子、および高抵抗MIS素子を備え、これらのMIS素子でのオフリーク電流を抑え易い半導体装置、およびその製造方法を得ること。 - 特許庁
MIS FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD例文帳に追加
MIS電界効果トランジスタ及びその製造方法 - 特許庁
MIS FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME例文帳に追加
MIS電界効果トランジスタ及びその製造方法 - 特許庁
STRUCTURE OF TRENCH-GATE MIS DEVICE AND METHOD OF MANUFACTURING THE SAME例文帳に追加
トレンチゲートMISデバイスの構造及び製造方法 - 特許庁
MIS FIELD EFFECT TRANSISTOR AND ITS MANUFACTURE例文帳に追加
MIS型電界効果トランジスタ及びその製造方法 - 特許庁
To improve operation uniformity in an MIS transistor without enlarging an area of the MIS transistor in a semiconductor device including the MIS transistor as an ESD protective element.例文帳に追加
ESD保護素子としてMISトランジスタを備えた半導体装置において、MISトランジスタの面積の増大を招くことなく、MISトランジスタ内の動作均一性を高める。 - 特許庁
To easily achieve a semiconductor device including complementary type MIS transistors having improved characteristics of a p-type MIS transistor and an n-type MIS transistor.例文帳に追加
p型MISトランジスタ及びn型MISトランジスタの特性を向上した相補型MISトランジスタを備えた半導体装置を容易に実現できるようにする。 - 特許庁
MIS-TYPE FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF例文帳に追加
MIS型電界効果トランジスタおよびその製造方法 - 特許庁
MANUFACTURING METHOD OF MIS CAPACITOR CONSISTING OF TANTALUM PENTOXIDE例文帳に追加
五酸化タンタルからなるMISキャパシタの製造方法 - 特許庁
COMPLEMENTARY MIS-TYPE SEMICONDUCTOR DEVICE AND ITS MANUFACTURE例文帳に追加
相補MIS型半導体装置及びその製造方法 - 特許庁
The MIS transistor (MVT) excepting the MIS transistor (HVT) having the highest threshold voltage in a plurality of kinds of the MIS transistors (LVT, MVT and HVT) is used as the power-switch transistor (31).例文帳に追加
その電源スイッチトランジスタ(31)は、複数種類のMISトランジスタ(LVT,MVT,HVT)のうち、閾値電圧の最も高いMISトランジスタ(HVT)以外のMISトランジスタ(MVT)である。 - 特許庁
MIS CAPACITOR AND METHOD OF MANUFACTURING SAME例文帳に追加
MIS型コンデンサ及びMIS型コンデンサの製造方法 - 特許庁
The memory cell is constituted of one read MIS transistor QR and one write MIS transistor QW.例文帳に追加
メモリセルは、1個の読み出しMISトランジスタQ_Rと1個の書き込みMISトランジスタQ_Wとで構成されている。 - 特許庁
The source of the first MIS transistor is electrically connected with the drain of the second MIS transistor via the connection.例文帳に追加
接続部を介して第1MISトランジスタのソースと第2MISトランジスタのドレインとが電気的に接続される。 - 特許庁
And the thickness of the gate insulating film of the n-type MIS transistor is thicker than that of the p-type MIS transistor.例文帳に追加
そして、このN型MISトランジスタのゲート絶縁膜はP型MISトランジスタのゲート絶縁膜よりも厚い。 - 特許庁
The user confirms the character string and corrects only characters having errors such as mis-recognition or mis-extraction or the like.例文帳に追加
ユーザはこの文字列を確認し、誤認識、誤抽出等のエラーがあればその文字のみを訂正する。 - 特許庁
Tanaka Corpusのコンテンツは、特に明示されている場合を除いて、次のライセンスに従います: Creative Commons Attribution (CC-BY) 2.0 France. |
Tatoebaのコンテンツは、特に明示されている場合を除いて、次のライセンスに従います: Creative Commons Attribution (CC-BY) 2.0 France |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright © National Institute of Information and Communications Technology. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|

