「mis」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In such a manner this mis-recording detection device is able to surely detect mis-recording without missing it when it occurs, although the device has a very simple configuration.例文帳に追加

このことにより、非常に簡単な回路構成でありながら、記録ミスが生じる場合には、これを見落とすことなく確実に検出することができる。 - 特許庁

When the output current exceeds a target value, the MIS transistor 6 for output is protected from the excess current by turning the MIS transistor 6 for output off.例文帳に追加

出力電流が目標値を越えると出力用ＭＩＳトランジスタ６をオフさせることで出力用ＭＩＳトランジスタ６を過大電流から保護する。 - 特許庁

To detect mis-stripping with a simple mechanism without imposing a burden on a machine.例文帳に追加

機械に負担を掛けることなく、簡単な構成でストリップミスを検知する。 - 特許庁

To provide an appropriate method of manufacturing a semiconductor device that integrates a fin-type MIS transistor, a planar-type MIS transistor, and a resistance element.例文帳に追加

フィン型ＭＩＳトランジスタ、プレーナ型ＭＩＳトランジスタ及び抵抗素子を集積化した半導体装置において、的確な製造方法を提供する。 - 特許庁

To provide a mis-stacking preventing box which seals by a machine such as a set-up caser, surely obtains mis-stacking prevention effect when stacked, and improves the openability.例文帳に追加

セットアップケーサー等の機械による封緘を可能とし、段積み時の積ずれ防止効果を確実に確保すると共に、開封性を向上させる。 - 特許庁

To provide MIS transistors having different threshold voltages in a semiconductor device provided with the MIS transistors of the same conduction type.例文帳に追加

互いに導電型の同じＭＩＳトランジスタを備えた半導体装置において、互いに閾値電圧の異なるＭＩＳトランジスタを精度良く且つ高性能に実現する。 - 特許庁

To provide a normally-off vertically structured gallium nitride based MIS transistor.例文帳に追加

ノーマリオフ型の縦型構造の窒化ガリウム系ＭＩＳトランジスタが提供される。 - 特許庁

The gate insulating film 5, in each of an n-channel MIS transistor (Qn) and a p-channel MIS transistor (Qp), is constituted of a hafnium oxide film.例文帳に追加

ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）とｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のそれぞれのゲート絶縁膜５は、酸化ハフニウム膜で構成されている。 - 特許庁

An n-type MIS transistor Q_1 or p-type MIS transistor Q_2 is formed on an active region separated by the element separation region 2 of a semiconductor substrate 1.例文帳に追加

半導体基板１の素子分離領域２で分離された活性領域上にｎ型ＭＩＳトランジスタＱ_1またはｐ型ＭＩＳトランジスタＱ_2を形成する。 - 特許庁

Besides, the substrate potential of the N-type MIS transistor 54 is the ground voltage VSS and the substrate potential of the P-type MIS transistor 56 is the power supply voltage VDD.例文帳に追加

また、Ｎ型ＭＩＳトランジスタ５４の基板電位は接地電圧ＶSSであり、Ｐ型ＭＩＳトランジスタ５６の基板電位は電源電圧ＶDDである。 - 特許庁

The threshold control layer 36 of a second MIS transistor Tr2 is formed under the same condition as the threshold control layer 26 of a first MIS transistor Tr1.例文帳に追加

第２のＭＩＳトランジスタＴｒ２の閾値制御層３６を第１のＭＩＳトランジスタＴｒ１の閾値制御層２６と同条件で形成する。 - 特許庁

To more properly judge mis-focus and further to more reduce a processing load.例文帳に追加

より適正にミスフォーカスを判定すると共に処理負荷をより低減する。 - 特許庁

To easily manufacture a light emitting element which has a MIS type structure and high luminous efficiency.例文帳に追加

発光効率が高いＭＩＳ形構造素子を簡単に製作できる。 - 特許庁

DEVICE AND METHOD FOR CONFIRMING MIS-CONNECTION IN ACCESS NETWORK DEVICE例文帳に追加

アクセスネットワーク装置の誤接続確認装置および誤接続確認方法 - 特許庁

The MIS sensor S11 is laminated on the thin film transistor T11, and a semiconductor layer 507 provided to the MIS sensor S11 is extended on the thin film transistor T11.例文帳に追加

また、薄膜トランジスタＴ１１上にＭＩＳ型センサＳ１１を積層して設け、ＭＩＳ型センサの半導体層５０７が薄膜トランジスタ上に延在する。 - 特許庁

A MIS transistor in the internal circuit is set by a MIS transistor in the latch circuit such that a gate tunnel current is reduced at the time of standby status.例文帳に追加

内部回路のＭＩＳトランジスタは、ラッチ回路のＭＩＳトランジスタよりスタンバイ状態時にゲートトンネル電流が低減される状態に設定される。 - 特許庁

To simplify a process of manufacturing an n-channel type MIS transistor and a p-channel type MIS transistor with gate electrodes consisting of a metal material.例文帳に追加

金属材料からなるゲート電極を有するｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造工程を簡略化する。 - 特許庁

MULTI-THRESHOLD VOLTAGE MIS INTEGRATED CIRCUIT DEVICE AND ITS CIRCUIT DESIGNING METHOD例文帳に追加

マルチスレショールド電圧ＭＩＳ集積回路装置及びその回路設計方法 - 特許庁

To hold driving force of a MIS transistor without complicating a process, and to suppress leak current of a decoupling capacitor having a MIS structure.例文帳に追加

工程を複雑にすることなく、ＭＩＳトランジスタの駆動力を保持すると共に、ＭＩＳ構造を有するデカップリングコンデンサのリーク電流を抑制する。 - 特許庁

The respective gate insulating films 5 of an n-channel type MIS transistor (Qn) and a p-channel type MIS transistor (Qp) are formed of a hafnium oxide (HfO_2) film.例文帳に追加

ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）およびｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のそれぞれのゲート絶縁膜５は、酸化ハフニウム（ＨｆＯ_2）膜で構成されている。 - 特許庁

SEMICONDUCTOR DEVICE AND MIS TYPE SEMICONDUCTOR DEVICE, AND ITS MANUFACTURING METHOD例文帳に追加

半導体装置及びＭＩＳ型半導体装置並びにその製造方法 - 特許庁

Since the condition of the gate insulating film of the n-type MIS transistor is the same as a conventional one, driving force of the n-type MIS transistor can be kept.例文帳に追加

一方、ｎ型ＭＩＳトランジスタのゲート絶縁膜などの条件は従来と同じであるため、ｎ型ＭＩＳトランジスタの駆動力を保持することができる。 - 特許庁

The nonvolatile memory cells MC have a MIS FETQW for writing data, a MIS FETQR for reading data, and a capacity C.例文帳に追加

不揮発性メモリセルＭＣは、データ書き込み用のＭＩＳ・ＦＥＴＱＷと、データ読み出し用のＭＩＳ・ＦＥＴＱＲと、容量部Ｃとを有している。 - 特許庁

MIS-DELIVERY PREVENTING SYSTEM AND MIS-DELIVERY PREVENTING METHOD UNDER ENVIRONMENT FOR PROVIDING FAX INFORMATION DELIVERY SERVICE UTILIZING PORTABLE TELEPHONE AND ITS RECORDING MEDIUM例文帳に追加

携帯電話を利用したＦＡＸ情報配信サービス提供環境における誤配信防止システム及び誤配信防止方法及びその記録媒体 - 特許庁

A value found by adding the measurement error MIS due to the characteristics of the pattern to an actual superposition error (true value) is assumed as an expected value (the true value + MIS = the expected value).例文帳に追加

実際の重ね合わせ誤差（真値）にパターンの特性に起因する測定誤差（ＭＩＳ）を加えたものを期待値とする（真値＋ＭＩＳ＝期待値）。 - 特許庁

To actualize an n-type, a p-type MIS transistor having a low threshold voltage by increasing the effective work function of the p-type MIS transistor, while suppressing thickening of the converted film thickness of an oxide film of a gate insulating film of the p-type MIS transistor.例文帳に追加

ｐ型ＭＩＳトランジスタのゲート絶縁膜の酸化膜換算膜厚の厚膜化を抑制しつつ、ｐ型ＭＩＳトランジスタの実効仕事関数を増加させて、低閾値電圧を有するｎ型，ｐ型ＭＩＳトランジスタを実現する。 - 特許庁

The display device has an n-type MIS (metal insulator semiconductor) thin-film transistor in gate structure and a p-type MIS thin-film transistor in top-gate structure on a substrate, the gate electrode of the p-type MIS thin-film transistor being less in film thickness than the gate electrode of the n-type MIS thin-film transistor.例文帳に追加

基板上にトップゲート構造のｎ型ＭＩＳ薄膜トランジスタとトップゲート構造のｐ型ＭＩＳ薄膜トランジスタを備える表示装置であって、前記ｐ型ＭＩＳ薄膜トランジスタのゲート電極の膜厚は前記ｎ型ＭＩＳ薄膜トランジスタのゲート電極の膜厚よりも小さく形成されている。 - 特許庁

A semiconductor device has first and second MIS transistors.例文帳に追加

半導体装置は、第１，第２のＭＩＳトランジスタを備えた半導体装置である。 - 特許庁

IN-LINE COLOR CATHODE RAY TUBE AND MIS-CONVERGENCE CORRECTION DEVICE APPLIED THERETO例文帳に追加

インライン型カラー陰極線管およびこれに適用されるミスコンバーゼンス補正装置 - 特許庁

MIS TYPE VARIABLE CAPACITIVE CAPACITOR AND TEMPERATURE COMPENSATING OSCILLATOR USING THE CAPACITOR例文帳に追加

ＭＩＳ型可変容量コンデンサおよびそれを用いた温度補償型発振器 - 特許庁

To provide a semiconductor device capable of lowering the threshold voltage of both an n-type MIS transistor and a p-type MIS transistor while suppressing degradation in electric characteristics of the MIS transistor or lowering in yield thereof, and to provide its fabricating process.例文帳に追加

ＭＩＳトランジスタの電気的特性の劣化や歩留まりの低下を抑制しながら、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタの両方でしきい値電圧を下げることができる半導体装置およびその製造技術を提供する。 - 特許庁

The LDD diffusion region 34 of the second MIS transistor Tr2 is formed under the same condition as the LDD diffusion region 44 of a third MIS transistor Tr3.例文帳に追加

第２のＭＩＳトランジスタＴｒ２のＬＤＤ拡散領域３４を第３のＭＩＳトランジスタＴｒ３のＬＤＤ拡散領域４４と同条件で形成する。 - 特許庁

To form a silicon mixed crystal layer with high precision in one of the source-drain forming region of an n-type MIS transistor and the source-drain forming region of a p-type MIS transistor.例文帳に追加

ｎ型ＭＩＳトランジスタのソース・ドレイン形成領域及びｐ型ＭＩＳトランジスタのソース・ドレイン形成領域の一方に、シリコン混晶層を精度良く形成する。 - 特許庁

A mis-convergence, in particular, a mis-convergence at the central part of the image plane can be corrected by finely varying the magnetic field distribution generated by the deflection type 15 by the use of the permanent magnet 20.例文帳に追加

前記永久磁石により、偏向ヨークで発生した磁界の分布を微少に変化させ、ミスコンバーゼンス、特に画面中央部でのミスコンバーゼンスを補正することができる。 - 特許庁

To realize weight reduction and compacting of a shift lever in a reverse mis-shift prevention structure.例文帳に追加

リバースミスシフト防止構造において、シフトレバーの軽量化及びコンパクト化を図る。 - 特許庁

To provide a semiconductor device having a high breakdown voltage system MIS element capable of coping with microfabrication of next generation, and to provide its fabrication process, and to provide an MIS high breakdown voltage transistor.例文帳に追加

次世代型の微細化に対応可能な高耐圧系のＭＩＳ型素子を有する半導体装置及びその製造方法、ＭＩＳ型高耐圧トランジスタを提供する。 - 特許庁

In the potential generating device, the source of an n-type MIS transistor 54 and the source of a p-type MIS transistor 56 are connected to each other and, in addition, to an output terminal 55.例文帳に追加

電位発生装置において、Ｎ型ＭＩＳトランジスタ５４のソースとＰ型ＭＩＳトランジスタ５６のソースとが互いに接続され、かつ、出力端子５５に接続されている。 - 特許庁

To prevent a mis-detection even when electric leak occurs in a connection member disconnection detection apparatus.例文帳に追加

接続部材外れ検知装置で漏電が発生しても、誤検知を防止する。 - 特許庁

To produce a multivalent bound molecule which prevents a mis-folding with scFv molecule.例文帳に追加

scＦｖ分子とのミスフォールディングを防ぎ、多価結合分子を構築することができる。 - 特許庁

The semiconductor device includes a first, a second MIS transistor nTr, pTr.例文帳に追加

半導体装置は、第１，第２のＭＩＳトランジスタｎＴｒ，ｐＴｒを備えている。 - 特許庁

The reverse mis-shift prevention structure 10 is provided with the shift lever 30 and a base member 50.例文帳に追加

リバースミスシフト防止構造１０はシフトレバー３０とベース部材５０とを備える。 - 特許庁

To provide an MIS semiconductor device capable of suppressing deterioration in hot carrier resistance and decreasing power consumption and increasing surge resistance, and to provide a method for manufacturing the MIS semiconductor device.例文帳に追加

ホットキャリア耐性の劣化を抑制しつつ、低消費電力化とサージ耐性の向上とを実現しうるＭＩＳ型半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device wherein a p-channel MIS transistor and an n-channel MIS transistor both have a low threshold voltage, and to provide its manufacturing method.例文帳に追加

本発明は、ＰチャネルＭＩＳトランジスタとＮチャネルＭＩＳトランジスタ双方のしきい値電圧が低い半導体装置およびその製造方法を提供することを目的とする。 - 特許庁

To provide a technology for reducing cache mis-hit and increasing a memory access speed.例文帳に追加

キャッシュミスヒットを減らし、メモリアクセスを高速化することのできる技術を提供する。 - 特許庁

To reduce the cost of a semiconductor integrated circuit in which a high-withstand voltage MIS transistor and a low-withstand voltage MIS transistor are integrated on the same substrate and, in addition, to improve the performance of the circuit.例文帳に追加

高耐圧ＭＩＳトランジスタと低耐圧ＭＩＳトランジスタとを同一基板上に集積した半導体集積回路の低コスト化及び高性能化を図る。 - 特許庁