「mis」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To obtain a ground terminal with an interlock capable of preventing mis-mounting of a ground line.例文帳に追加

アース線のつけ忘れを防止できるようにしたインターロック付き接地端子を得ること。 - 特許庁

APPARATUS FOR CORRECTING MIS-CONVERGENCE AND GEOMETRIC DISTORTION IN DEFLECTION YOKE USING VARIABLE RESISTANCE例文帳に追加

可変抵抗を利用した偏向ヨークのミスコンバージェンス及び幾何学的歪曲補正装置 - 特許庁

After a lateral nMIS Qn is formed, a vertical MIS Qvn is formed.例文帳に追加

また、横型のｎＭＩＳＱｎを形成した後、縦型のＭＩＳＱｖｎを形成した。 - 特許庁

To prevent degradation of a driving capability of an MIS transistor by a stress insulating film.例文帳に追加

応力絶縁膜により、ＭＩＳトランジスタの駆動能力が劣化することを防止する。 - 特許庁

To form a silicon mixed crystal layer by allowing the same to be approximated to a channel region of a first MIS transistor.例文帳に追加

シリコン混晶層を、第１のＭＩＳトランジスタのチャネル領域に近付けて形成する。 - 特許庁

A plurality of MIS transistors are formed in the semiconductor film and an element is formed in the projecting part.例文帳に追加

半導体膜に複数のＭＩＳトランジスタを形成し、凸部に素子を形成する。 - 特許庁

To implement a layer 2 switch having a function of detecting cable misconnection and VLAN mis-setting.例文帳に追加

ケーブル接続ミスやＶＬＡＮ設定ミスの検出機能を有するレイヤ２スイッチを実現する。 - 特許庁

To guarantee the reliability of a gate insulation film of a MIS transistor at the time of a non-selection state.例文帳に追加

非選択状態時のＭＩＳトランジスタのゲート絶縁膜の信頼性を保証する。 - 特許庁

To reduce a variation of a characteristic of a semiconductor device having an n-type MIS transistor.例文帳に追加

ｎ型ＭＩＳトランジスタを有する半導体装置の特性ばらつきを低減させる。 - 特許庁

To provide a scan flip flop which never mis-latches in both scan and capture modes.例文帳に追加

スキャンモードとキャプチャモードとの双方でミスラッチを生じないスキャンフリップフロップを提供する。 - 特許庁

This insulating film 6a forms a gate insulating film of a MIS FET later.例文帳に追加

この絶縁膜６ａは後にＭＩＳ・ＦＥＴのゲート絶縁膜を形成する膜である。 - 特許庁

To improve the performance of a semiconductor device having a MIS transistor without deteriorating productivity.例文帳に追加

生産性を損なうことなく、ＭＩＳトランジスタを有する半導体装置を高性能化する。 - 特許庁

METHOD OF MANUFACTURING MIS FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING SEMICONDUCTOR MEMORY DEVICE例文帳に追加

ＭＩＳ型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 - 特許庁

The mis-convergence correction device 5 is provided with a 1st auxiliary coil 20 and a 2nd auxiliary coil 21.例文帳に追加

ミスコンバーゼンス補正装置５は、第１補助コイル20および第２補助コイル21を備えている。 - 特許庁

To avoid a data error resulting from mis-mount of an interface board on the multiplex converter.例文帳に追加

多重変換装置において、インタフェース基盤の誤実装に基くデータエラーを回避する。 - 特許庁

To restrain an electric field concentration at a corner of a channel in a multi-gate MIS transistor.例文帳に追加

マルチゲートＭＩＳトランジスタにおいて、チャネルの角部での電界集中を抑制する。 - 特許庁

To surely prevent mis-assembly of a control cable in an air conditioning control panel of an automobile.例文帳に追加

自動車の空調コントロールパネルにおいて、コントロールケーブルの誤組を確実に防止する。 - 特許庁

A print and bookbinding workflow system includes an MIS server 41 provided with a job management application.例文帳に追加

印刷製本ワークフローシステムは、ジョブ管理アプリケーションを備えるＭＩＳサーバ４１を備える。 - 特許庁

To reduce unevenness of density and mis-color registration of images in a tandem type color image forming apparatus.例文帳に追加

タンデム型カラー画像形成装置において、画像の濃淡むらや色ずれを低減する。 - 特許庁

MIS TYPE TRANSISTOR ELEMENT USING VOLATILE RAW MATERIAL AND SEMICONDUCTOR DEVICE HAVING IT例文帳に追加

揮発性原料を用いたＭＩＳ型トランジスタ素子およびそれを備えた半導体装置 - 特許庁

To provide a mis-delivery preventing system and a mis-delivery preventing method that can prevent mis-delivery in the service where detailed information relating to information provided by the Internet access service using a portable telephone is distributed to a user as FAX information.例文帳に追加

携帯電話を使用したインターネット・アクセスサービスにおいて提供される情報に係る詳細情報を、ＦＡＸ情報として利用者に配信するサービスを行う際の誤配信を防止する誤配信防止システム及び誤配信防止方法を提供する。 - 特許庁

To decrease mis-detection of timing and to reflect the timing mis- detection on timing control by detecting mis-detection of timing quickly in the orthogonal frequency division multiplex(OFDM) modulation/demodulation method and the OFDM modulation/demodulation circuit.例文帳に追加

本発明は、ＯＦＤＭ変復調方法及びＯＦＤＭ変復調回路において、タイミングの誤検出発生を減らすこと及びタイミングの誤検出が発生した場合にそれを素早く検出してタイミング制御に反映可能にすることを目的とする。 - 特許庁

This voltage generating circuit 30 is provided with a differential amplifier circuit 1, Nch MIS transistors NT1-3, Nch MIS transistors NT11-13, and Pch MIS transistors PT11-13, resistances R_A1-R_A4, and resistances R_S1-R_S4.例文帳に追加

電圧発生回路３０には、差動増幅回路１、Ｎｃｈ ＭＩＳトランジスタＮＴ１乃至３、Ｎｃｈ ＭＩＳトランジスタＮＴ１１乃至１３、Ｐｃｈ ＭＩＳトランジスタＰＴ１１乃至１３、抵抗Ｒ_Ａ１乃至Ｒ_Ａ４、及び抵抗Ｒ_Ｓ１乃至Ｒ_Ｓ４が設けられる。 - 特許庁

A gate insulating film 5 is formed in an active region composed of a silicon substrate 1 including an n-type MIS transistor formation region RTn and a p-type MIS transistor formation region RTp.例文帳に追加

ｎ型ＭＩＳトランジスタ形成領域ＲＴｎ及びｐ型ＭＩＳトランジスタ形成領域ＲＴｐのシリコン基板１からなる活性領域上にゲート絶縁膜５を形成する。 - 特許庁

The high-breakdown-voltage insulating film IH1 is formed as a gate insulating film of a high-breakdown-voltage MIS transistor, and the intermediate-breakdown-voltage insulating film IM1 is formed as a gate insulating film of an intermediate-breakdown-voltage MIS transistor.例文帳に追加

高耐圧絶縁膜ＩＨ１は高耐圧ＭＩＳトランジスタのゲート絶縁膜として、中耐圧絶縁膜ＩＭ１は中耐圧ＭＩＳトランジスタのゲート絶縁膜として形成する。 - 特許庁

To provide a semiconductor device having a p-type MIS transistor formed on a semiconductor substrate having a (110) plane as a principal surface, the performance of the p-type MIS transistor being improved more.例文帳に追加

（１１０）面を主面とする半導体基板に形成されたｐ型ＭＩＳトランジスタを備えた半導体装置において、ｐ型ＭＩＳトランジスタのさらなる性能向上を図る。 - 特許庁

To control a threshold voltage of first and second MIS transistors to a desired threshold voltage, in a semiconductor device having the first and second MIS transistors with gate widths different from each other.例文帳に追加

ゲート幅が互いに異なる第１，第２のＭＩＳトランジスタを備えた半導体装置において、第１，第２のＭＩＳトランジスタの閾値電圧を、所望の閾値電圧に制御する。 - 特許庁

To provide a structure that controls a threshold voltage of an MIS type semiconductor device for an a MIS type semiconductor device having a short gate length and an integrated semiconductor device including the same.例文帳に追加

短ゲート長のＭＩＳ型半導体装置やこれを含む集積型半導体装置において、ＭＩＳ型半導体装置のしきい値電圧を制御する構造を提供する。 - 特許庁

To highly precisely realize a full-silicidized gate electrode made of a metal silicide film having a desired silicide composition ratio on both an n-type MIS transistor and a p-type MIS transistor.例文帳に追加

ｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタの双方において、所望のシリサイド組成比を有する金属シリサイド膜からなるフルシリサイド化ゲート電極を精度良く実現する。 - 特許庁

The thickness of an interface layer 2A of a gate insulating film 52a in the first MIS transistor is thicker than that of an interface layer 2b of a gate insulating film 52b in the second MIS transistor.例文帳に追加

第１のＭＩＳトランジスタにおけるゲート絶縁膜５２ａの界面層２Ａの厚さは、第２のＭＩＳトランジスタにおけるゲート絶縁膜５２ｂの界面層２ｂの厚さよりも厚い。 - 特許庁

By patterning a ruthenium film deposited on a gate insulation film 5, each gate electrode of the n-channel type MIS transistor and the p-channel type MIS transistor is formed simultaneously.例文帳に追加

ゲート絶縁膜５上に堆積したルテニウム膜をパターニングすることによって、ｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタのそれぞれのゲート電極を同時に形成する。 - 特許庁

In a semiconductor device in which a p-type MIS transistor is formed on a semiconductor substrate, the gate electrode of the MIS transistor contains any of Ta, V, and Nb and Ge.例文帳に追加

半導体基板上にｐ型ＭＩＳトランジスタが形成された半導体装置であって、ＭＩＳトランジスタのゲート電極は、Ｔａ，Ｖ，Ｎｂの何れかとＧｅを含有している。 - 特許庁

To prevent increase of threshold voltage of an MIS transistor that comprises a gate insulating film having a high dielectric constant film containing adjusting metal in a semiconductor device including MIS transistors.例文帳に追加

調整用金属を含む高誘電率膜を有するゲート絶縁膜を備えたＭＩＳトランジスタを有する半導体装置において、ＭＩＳトランジスタの閾値電圧が高くなることを防止する。 - 特許庁

Gate electrodes GW, GR of the MIS FETQW and the MIS FETQR, and the capacity electrode CE of the capacity C, are constituted of a part of the same floating gate electrode FG.例文帳に追加

このＭＩＳ・ＦＥＴＱＷ，ＱＲのゲート電極ＧＷ，ＧＲおよび容量部Ｃの容量電極ＣＥは、同じ浮遊ゲート電極ＦＧの一部で構成されている。 - 特許庁

In this case, a 1st gate electrode material for the n-MIS and a 2nd gate electrode material for the p-MIS can be mutually exchanged, so that processes can be simplified.例文帳に追加

ここで、ｎＭＩＳ向けの第１ゲート電極材料とｐＭＩＳ向け第２ゲート電極材料とは相互に変換することが可能であり、プロセスを単純化することが可能である。 - 特許庁

A mis-synchronization phase detection section 13 detects whether or not a phase difference between a data signal DATA and a clock signal CLK is in existence within a range where mis-synchronization may take place, and an output fix section 14 fixes a phase detection signal PHDT to a prescribed value when the phase difference is in existence within the mis- synchronization phase range.例文帳に追加

誤同期位相検出部１３は誤同期する可能性のある位相範囲内に、データ信号DATAとクロック信号CLKの位相差が存在するか検出し、出力固定部１４は該位相差が誤同期位相範囲内に存在すれば位相検出信号PHDTを一定値に固定する。 - 特許庁

The semiconductor device comprises a p-type well PWL1 disposing an n-type MIS Qn_1 surrounded by an n-type well NWL5, and a p-type MIS Qp1 provided on the same semiconductor substrate adjacent to the n-type well NWL5 electrically isolated from an n-type well NWL1 disposed with the p-type MIS Qp_1.例文帳に追加

半導体基板１Ｓにおいて、ｎＭＩＳＱｎ１が配置されたｐ型ウエルＰＷＬ１をｎ型ウエルＮＷＬ５で取り囲み、これに隣接するように同一の半導体基板１Ｓに設けられたｐＭＩＳＱｐ１が配置されたｎ型ウエルＮＷＬ１から電気的に分離した。 - 特許庁

To prevent fatigue and mis-operation of an operator, by making operation easily performable of an on-vehicle camera.例文帳に追加

車載のカメラの操作が簡単にできるようにして、オペレータの疲労や誤操作を防止する。 - 特許庁

To prevent trouble due to passing oneself off as another person or mis-operation in credit card settlement for online shopping.例文帳に追加

オンラインショッピングのクレジットカード決済において、なりすましや誤操作によるトラブルを防止する。 - 特許庁

To suppress occurrence of variations in threshold voltages of MIS transistors included in the same chip.例文帳に追加

同一のチップに含まれるＭＩＳトランジスタの閾値電圧に、ばらつきが生じることを抑制する。 - 特許庁

As a result, a normal radio signal can be received correctly even right after mis-synchronization.例文帳に追加

その結果、誤同期の直後であっても正規の無線信号を正しく受信することができる。 - 特許庁

To enhance the reliability of a semiconductor apparatus having a MIS (Metal Insulator Semiconductor) with a metal silicide layer.例文帳に追加

金属シリサイド層を持つＭＩＳを有する半導体装置の信頼性を向上させる。 - 特許庁

To provide a speed change operation device with reverse mis-operation preventive mechanism of new constitution.例文帳に追加

新規な構成のリバース誤操作防止機構を有する変速操作装置を提供することである。 - 特許庁

Consequently mis-focus can be more properly judged and treating load can be further reduced.例文帳に追加

この結果、より適正にミスフォーカスを判定すると共に処理負荷をより低減することができる。 - 特許庁

To improve a transistor characteristic in an MIS transistor using a high dielectric constant film for a gate insulating film.例文帳に追加

ゲート絶縁膜に高誘電率膜を用いたＭＩＳトランジスタのトランジスタ特性を向上する。 - 特許庁