mosを含む例文一覧と使い方
該当件数 : 5586件
The first type MOS transistor is mirror-arranged.例文帳に追加
第一の形式のMOSトランジスタをミラー配置する。 - 特許庁
A sense amplifier precharging circuit SPD is constituted of n type MOS transistors MN20, MN21, MN30, MN31, MN32 and Mn33 and the circuits are formed respectively in cross areas.例文帳に追加
センスアンププリチャージ回路SPDは、nチャネル型のMOSトランジスタMN20,MOSトランジスタMN21,MOSトランジスタMN30,MOSトランジスタMN31,MOSトランジスタMN32,及びMOSトランジスタMN33で構成されており、各々クロス領域に形成されている。 - 特許庁
MOTOR DRIVE DEVICE WITH MOS FET, MOS FET AND MOTOR WITH MOS FET例文帳に追加
MOS型FETを備えたモータ駆動装置、MOS型FET、及びMOS型FETを備えたモータ - 特許庁
SEMICONDUCTOR MOS INTEGRATED CIRCUIT例文帳に追加
半導体MOS集積回路 - 特許庁
MOS TRANSISTOR OUTPUT CIRCUIT例文帳に追加
MOSトランジスタ出力回路 - 特許庁
SIMULATION CIRCUIT FOR MOS TRANSISTOR例文帳に追加
MOSトランジスタの模擬回路 - 特許庁
COMPOSITE MOS TRANSISTOR CIRCUIT例文帳に追加
複合MOSトランジスタ回路 - 特許庁
POWER MOS TRANSISTOR CIRCUIT例文帳に追加
パワーMOSトランジスタ回路 - 特許庁
MOS GATE SEMICONDUCTOR DEVICE例文帳に追加
MOSゲート半導体デバイス - 特許庁
MOS TRANSISTOR RESISTANCE CIRCUIT例文帳に追加
MOSトランジスタ抵抗回路 - 特許庁
The P-type MOS 22 and the N-type MOS 32 constitute a circuit A, and the P-type MOS 42 and the N-type MOS 52 constitute a circuit B.例文帳に追加
P型MOS22及びN型MOS32は、回路Aを構成し、P型MOS42及びN型MOS52は回路Bを構成する。 - 特許庁
MOS TYPE SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
MOS型半導体集積回路 - 特許庁
SILICON CARBIDE MOS SEMICONDUCTOR DEVICE例文帳に追加
炭化珪素MOS型半導体装置 - 特許庁
DRIVE CIRCUIT FOR MOS TRANSISTOR例文帳に追加
MOSトランジスタのドライブ回路 - 特許庁
HORIZONTAL TYPE MOS TRANSISTOR例文帳に追加
横型MOSトランジスタ - 特許庁
MOS DEVICE FOR ANALOG CIRCUIT例文帳に追加
アナログ回路用MOSデバイス - 特許庁
LATERAL MOS SEMICONDUCTOR APPARATUS例文帳に追加
横型MOS半導体装置 - 特許庁
DRIVER CIRCUIT OF MOS TRANSISTOR例文帳に追加
MOSトランジスタのドライバ回路 - 特許庁
TRISTATE MOS OUTPUT CIRCUIT例文帳に追加
トライステートMOS出力回路 - 特許庁
MOS-TYPE TRANSISTOR FOR PHOTOCELL例文帳に追加
フォトセル用MOS型トランジスタ - 特許庁
HIGH-VOLTAGE MOS TRANSISTOR例文帳に追加
高電圧MOSトランジスタ - 特許庁
TRENCH MOS SEMICONDUCTOR DEVICE例文帳に追加
トレンチ型MOS半導体装置 - 特許庁
MOS FIELD EFFECT TRANSISTOR例文帳に追加
MOS電界効果トランジスタ - 特許庁
MOS-FET AMPLIFIER CIRCUIT例文帳に追加
MOS−FET増幅回路 - 特許庁
MANUFACTURE OF MOS SEMICONDUCTOR例文帳に追加
MOS半導体の製造方法 - 特許庁
MANUFACTURING METHOD OF MOS TRANSISTOR例文帳に追加
MOSトランジスタの製造方法 - 特許庁
COMPLEMENTARY MOS SEMICONDUCTOR DEVICE例文帳に追加
相補型MOS半導体装置 - 特許庁
VERTICAL MOS SEMICONDUCTOR DEVICE例文帳に追加
縦型MOS半導体装置 - 特許庁
MOS SEMICONDUCTOR MEMORY DEVICE例文帳に追加
MOS型半導体メモリ装置 - 特許庁
MOS TYPE COLOR SOLID-STATE IMAGING DEVICE例文帳に追加
MOS型カラー固体撮像装置 - 特許庁
MOS SOLID STATE IMAGING DEVICE例文帳に追加
MOS型固体撮像装置 - 特許庁
HIGH VOLTAGE MOS TRANSISTOR例文帳に追加
高耐圧MOSトランジタ - 特許庁
METHOD OF MANUFACTURING MOS TYPE SEMICONDUCTOR DEVICE例文帳に追加
MOS型半導体装置の製法 - 特許庁
MOS TRANSISTOR MANUFACTURE METHOD例文帳に追加
MOS型トランジスタの製造方法 - 特許庁
MOS SOLID-STATE IMAGING APPARATUS例文帳に追加
MOS型固体撮像装置 - 特許庁
MANUFACTURE FOR MOS SENSOR例文帳に追加
MOSセンサーの製造方法 - 特許庁
The P-channel MOS transistor M4 is connected to the N-channel MOS transistor M5 in series via a current source Q11.例文帳に追加
PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。 - 特許庁
Leakage current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC.例文帳に追加
SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁
HIGH BREAKDOWN VOLTAGE MOS TRANSISTOR DEVICE例文帳に追加
高耐圧MOSトランジスタ装置 - 特許庁
BOOT STRAP TYPE MOS DRIVER例文帳に追加
ブ—トストラップ型MOSドライバ— - 特許庁
LIGHT EMITTING ELEMENT OF MOS STRUCTURE例文帳に追加
MOS構造の発光素子 - 特許庁
MOS SOLID-STATE IMAGE SENSING DEVICE例文帳に追加
MOS型固体撮像装置 - 特許庁
HIGH BREAKDOWN VOLTAGE VERTICAL MOS TRANSISTOR例文帳に追加
高耐圧縦型MOSトランジスタ - 特許庁
In the bias circuit 12, a MOS transistor NB11, a MOS transistor NB12 and a resistive load RB10 are serially connected in the order and provided.例文帳に追加
バイアス回路12は、MOSトランジスタNB11と、MOSトランジスタNB12と、抵抗性負荷RB10をこの順に直列接続して含む。 - 特許庁
MANUFACTURE OF MOS TRANSISTOR例文帳に追加
MOS型トランジスタの製造方法 - 特許庁
The pre-charge drive circuits 51-5q are formed in a cross region, and constituted of (n) channel MOS transistors NM1 and (n) channel MOS transistors NM2.例文帳に追加
プリチャージドライブ回路51〜5qは、クロス領域に形成され、nチャネル型のMOSトランジスタNM1と、nチャネル型のMOSトランジスタNM2とで構成されている。 - 特許庁
The potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC is controlled so as to reduce the leakage current of MOS transistors in a memory cell.例文帳に追加
SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁
MOS FIELD-EFFECT TRANSISTOR例文帳に追加
MOS電界効果トランジスタ - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |