「mos」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

(C) Mos Burger’s overseas business development例文帳に追加

③ モスバーガーの海外事業展開状況 - 経済産業省

Three adjacent MOS transistors Qk1 to Qk3 are connected to output lines 4-k in parallel, MOS transistors Qk4 to Qk6 are connected to the MOS transistors Qk1 to Qk3 in parallel, and further MOS transistors Qk7 to Qk9 are connected to the MOS transistors Qk4 to Qk6 in parallel.例文帳に追加

出力信号線４−ｋに、３個の隣接したＭＯＳトランジスタＱk1〜Ｑk3を並列に接続するとともに、このＭＯＳトランジスタＱk1〜Ｑk3にＭＯＳトランジスタＱk4〜Ｑk6を並列に接続し、更に、このＭＯＳトランジスタＱk4〜Ｑk6にＭＯＳトランジスタＱk7〜Ｑk9を並列に接続する。 - 特許庁

Each of a third metal oxide semiconductor (MOS) transistor and a forth MOS transistor is connected, in series, to each source of a first MOS transistor and a second MOS transistor which are cross-coupled for an amplification effect, and current supply capability of the third and fourth MOS transistors are controlled by a control voltage provided to a control electrode of the third and fourth MOS transistors.例文帳に追加

増幅作用をする交差結合された第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのそれぞれのソースに直列に第３のＭＯＳトランジスタと第４のＭＯＳトランジスタを接続し、第３及び第４のＭＯＳトランジスタの電流供給能力を第３及び第４のＭＯＳトランジスタの制御電極に与える制御電圧で制御する。 - 特許庁

Each pair of the Nch MOS transistor NMT1 and the Nch MOS transistors NMTR1 to NMTRm, the Nch MOS transistor MMT2 and the Nch MOS transistors NMTR1 to NMTRm, and the Nch MOS transistor NMTn and the Nch MOS transistors NMTR1 to NMTRm configures a current mirror circuit having different mirror ratios.例文帳に追加

Ｎｃｈ ＭＯＳトランジスタＮＭＴ１とＮｃｈ ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ ＭＯＳトランジスタＮＭＴ２とＮｃｈ ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ ＭＯＳトランジスタＮＭＴｎとＮｃｈ ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、それぞれミラー比の異なるカレントミラー回路を構成する。 - 特許庁

In manufacturing the highly precise power management semiconductor device or analog semiconductor device including the MOS transistor such as the CMOS semiconductor integrated circuit, a concentration of impurities is reduced in the vicinity of a silicon surface of a source drain region with a low impurity concentration, thereby reducing the impact ionization taking place in the operation of the MOS transistor and reducing the variation in characteristics of the MOS transistor.例文帳に追加

CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置の製造において、低不純物濃度であるソースドレイン部のシリコン表面近傍の不純物濃度を低くすることにより、MOSトランジスタの動作において発生するインパクトイオン化現象を低減させ、MOSトランジスタの特性変動を低減する。 - 特許庁

The amplifier section 2 comprises: a Pch MOS transistor PT1; a Pch MOS transistor PT2; and Nch MOS transistors NT1 to NT3, and the replica amplifier section 3 comprises: a Pch MOS transistor PT11; a Pch MOS transistor PT12; and Nch MOS transistors NT11 to NT13, and has the same circuit configuration as that of the amplifier section 2.例文帳に追加

アンプ部２はＰｃｈ ＭＯＳトランジスタＰＴ１、Ｐｃｈ ＭＯＳトランジスタＰＴ２、及びＮｃｈ ＭＯＳトランジスタＮＴ１乃至３から構成され、レプリカアンプ部３はＰｃｈ ＭＯＳトランジスタＰＴ１１、Ｐｃｈ ＭＯＳトランジスタＰＴ１２、及びＮｃｈ ＭＯＳトランジスタＮＴ１１乃至１３から構成され、アンプ部２と同一回路構成を有する。 - 特許庁

The amplifiers AP each have a MOS transistor T for a current source, an amplifying MOS transistor T2 amplifying an image signal, and a cascode MOS transistor T3 which is cascoded between the MOS transistor for the current source and the amplifying MOS transistor and outputs the amplified image signal with the MOS transistor T1 for the current source.例文帳に追加

各アンプＡＰは、電流源用ＭＯＳトランジスタＴ１と、画像信号を増幅する増幅ＭＯＳトランジスタＴ２と、電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、増幅ＭＯＳトランジスタＴ２とカスコード接続し、電流源用ＭＯＳトランジスタＴ１との間から増幅された画像信号を出力させるカスコードＭＯＳトランジスタＴ３とを有している。 - 特許庁

A silicon layer 4 included in the first MOS transistor is thicker than a silicon layer 4 included in the second MOS transistor.例文帳に追加

第１のＭＯＳトランジスタのシリコン層４は、第２のＭＯＳトランジスタのシリコン層４より厚い。 - 特許庁

The test structure for accurate characterization of an MOS stack includes two semiconductor devices DT1 and DT2 including MOS transistors.例文帳に追加

ＭＯＳスタックの正確な特性化のためのテスト構造は、ＭＯＳトランジスタを含む２つの半導体装置ＤＴ１、ＤＴ２を含む。 - 特許庁

The power circuit 3118 includes a MOS which controls the phase, and a surge absorbing circuit which is provided between the gate and the drain of the MOS.例文帳に追加

パワー回路３１１８は、位相を制御するＭＯＳと、ＭＯＳのゲート−ドレイン間に設けられたサージ吸収回路とを含む。 - 特許庁

The photocurrent generated by the MOS TR 6 and the photocurrent generated by the MOS TR 7 flow in directions to offset both with each other.例文帳に追加

ＭＯＳトランジスタ６で発生する光電流と、ＭＯＳトランジスタで発生する光電流とが、相互に相殺する方向に流れる。 - 特許庁

An electrostatic discharge(ESD) protecting circuit 20 includes an active load circuit 22 connected with a lateral diffused MOS transistor having a low density doped drain(LDD).例文帳に追加

静電放電（ESD）保護回路（２０）が、低濃度ドープドレイン（LDD）を有する横方向拡散MOSトランジスタに接続された能動負荷回路（２２）を含む。 - 特許庁

The gate and drain of the MOS transistor NB12 are diode-connected, and the second bias voltage VR2 is supplied from the gate.例文帳に追加

MOSトランジスタNB12のゲートとドレインはダイオード接続され、ゲートから第２のバイアス電圧VR2が供給される。 - 特許庁

A cathode of a second Zener diode Z2 is connected between the low-voltage circuit 10 and a drain of the P-channel MOS transistor MP1.例文帳に追加

第2ツェナーダイオードZ2のカソードは、低圧回路10とチャネルMOSトランジスタMP1のドレインとの間に接続されている。 - 特許庁

Similarly, a MOS transistor 402 for output is complementarily driven for the MOS transistor 401.例文帳に追加

同様にして、出力用のＭＯＳトランジスタ４０２がＭＯＳトランジスタ４０１に対して相補的に駆動される。 - 特許庁

A cathode of a first Zener diode Z1 is connected between the input power supply Vin and a source of the P-channel MOS transistor MP1.例文帳に追加

第1ツェナーダイオードZ1のカソードは、入力電源VinとPチャネルMOSトランジスタMP1のソースとの間に接続されている。 - 特許庁

The high impedance control circuit is coupled between a gate and a drain of the first type second MOS transistor.例文帳に追加

第一の形式の第二のMOSトランジスタのゲートとドレインとの間に、ハイインピーダンス制御回路を結合する。 - 特許庁

MOS TRANSISTOR, SEMICONDUCTOR DEVICE HAVING BUILT-IN MOS TRANSISTOR, AND ELECTRONIC EQUIPMENT USING SEMICONDUCTOR DEVICE例文帳に追加

ＭＯＳトランジスタおよび該ＭＯＳトランジスタを内蔵した半導体装置ならびに該半導体装置を用いた電子機器 - 特許庁

The series circuit 22 and the series circuit 33 include respectively MOS transistor MP2, MN2, and MOS transistor MP3, MN3, by the same manner.例文帳に追加

同様にして、直列回路２２及び直列回路３３は、ＭＯＳトランジスタＭＰ２，ＭＮ２及びＭＯＳトランジスタＭＰ３，ＭＮ３をそれぞれ含む。 - 特許庁

To increase avalanche resistance in a lateral MOS thyristor triggered by a charging current to a MOS capacitance.例文帳に追加

ＭＯＳキャパシタンスへの充電電流でトリガーをかける横型ＭＯＳサイリスタにおいて、アバランシェ耐量の増大を図る。 - 特許庁

METHOD OF FORMING SILICON OXIDE FILM AND SEMICONDUCTOR WAFER, METHOD OF MANUFACTURING WAFER FOR MOS DEVICE AND WAFER FOR MOS DEVICE例文帳に追加

シリコン酸化膜の形成方法と半導体ウェーハ、及びＭＯＳデバイス用ウェーハの製造方法とＭＯＳデバイス用ウェーハ - 特許庁

A coil L1 as an inductive element is connected between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2.例文帳に追加

また、ＭＯＳトランジスタＱ１のドレインとＭＯＳトランジスタＱ２のドレインとの間に、誘導性素子であるコイルＬ１が接続されている。 - 特許庁

This semiconductor device 1 is provided with MOS type transistors 10 and 70, and an MOS type varactor 20.例文帳に追加

半導体装置１は、ＭＯＳ型のトランジスタ１０，７０およびＭＯＳ型のバラクタ２０を備えている。 - 特許庁

The amplification part 31 is provided with a comparator CMP1, a Pch MOS transistor PMT1, and an Nch MOS transistor NMT1.例文帳に追加

増幅部３１には、コンパレータＣＭＰ１、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１が設けられる。 - 特許庁

METHOD OF EXTRACTING CIRCUIT SIMULATION PARAMETER OF MOS TRANSISTOR LSI, AND METHOD FOR CIRCUIT SIMULATION OF THE MOS TRANSISTOR LSI例文帳に追加

ＭＯＳトランジスタＬＳＩの回路シミュレーションパラメータの抽出方法およびＭＯＳトランジスタＬＳＩの回路シミュレーション方法 - 特許庁

A constant current corresponding to the bias voltage VG flows to the MOS transistor M1 and the MOS transistor M1 is driven by this constant current.例文帳に追加

ＭＯＳトランジスタＭ１にバイアス電圧Ｖ_Gに対応する定電流が流れ、この定電流によりＭＯＳトランジスタＭ１は駆動される。 - 特許庁

The switching element 11, the diode 16 and the MOS transistors 14, 16 are mounted on a singe semiconductor substrate.例文帳に追加

スイッチング素子１１、ダイオード１６、および、MOSトランジスタ１４，１５は、単一の半導体基板１８に作り込まれている。 - 特許庁

The drain of the p-channel MOS transistor 121 and the drain of the n-channel MOS transistor 122 are both connected to the word line WL.例文帳に追加

ｐチャネルＭＯＳトランジスタ１２１のドレイン、ｎチャネルＭＯＳトランジスタ１２２のドレインがいずれもワード線ＷＬに接続される。 - 特許庁

The MOS transistor Tr1 drain is connected to a resetting MOS transistor Tr2 to reset capacitor C1 voltage to Vdd.例文帳に追加

ＭＯＳトランジスタＴｒ１のドレインにリセット用のＭＯＳトランジスタＴｒ２を接続し、キャパシタＣ１の電圧をＶｄｄにリセットする。 - 特許庁

After channel is formed in the MOS transistor TR2, a potential of a drain of the MOS transistor TR2 is raised.例文帳に追加

ＭＯＳトランジスタＴＲ２にチャネルを形成した後、ＭＯＳトランジスタＴＲ２のドレインの電位を上昇させる。 - 特許庁

The lateral power MOS transistor comprises a plurality of MOS transistors 1 and 2 each having a drain connected with an output terminal 44.例文帳に追加

ドレイン２２が出力端子４４に接続された複数のＭＯＳトランジスタ１，２から成る横型パワーＭＯＳトランジスタである。 - 特許庁

A temperature sensor 33 detects the temperature of a MOS transistor 7, and a current detection circuit 35 detects the current passing through the MOS transistor 7.例文帳に追加

温度センサ３３は、ＭＯＳトランジスタ７の温度を検出し、電流検出回路３５は、ＭＯＳトランジスタ７に流れる電流を検出する。 - 特許庁

OXIDE FILM FORMATION METHOD, MOS DEVICE MANUFACTURING METHOD, MOS TRANSISTOR MANUFACTURING METHOD, SiOx POWDER AND SiOx POWDER PRODUCTION METHOD例文帳に追加

酸化膜形成方法、ＭＯＳデバイス製造方法、ＭＯＳトランジスタ製造方法、ＳｉＯｘ粉末、及びＳｉＯｘ粉末製造方法 - 特許庁

At detection of abnormalities, the gate intercepting MOS 4 is set to ON state, and the MOS structure goes to OFF state.例文帳に追加

異常検出時には、ゲート遮断ＭＯＳ４はオン状態であり、前記ＭＯＳ構造がオフ状態となる。 - 特許庁

The MOS-type solid-state image sensing device has multiple pixels 10 each of which consists of the photoreceptor diode 10a and the MOS transistor 10b.例文帳に追加

ＭＯＳ型固体撮像装置は、このような受光ダイオード１０ａとＭＯＳトランジスタ１０ｂとからなるピクセル１０を複数個備える。 - 特許庁

To achieve operation as a variable resistor ideally even if a drain-source voltage in a variable MOS resistor is not the same as that in a reference MOS resistor.例文帳に追加

可変ＭＯＳ抵抗と基準ＭＯＳ抵抗のドレイン・ソース電圧を同じにしなくとも可変抵抗としての動作を好適に実現する。 - 特許庁

METHOD FOR GENERATING SYMMETRICAL FUNCTION BY NEURON MOS CIRCUIT, SYMMETRICAL FUNCTION NEURON MOS CIRCUIT, AND PREINVERTER, CIRCUIT例文帳に追加

ニューロンＭＯＳ回路による対称関数生成方法及び対称関数ニューロンＭＯＳ回路およびプリインバータ回路 - 特許庁

During normal operation, MOS type FETs 14, 15 are turned on and off by synchronization with the switching of MOS-type FET 2.例文帳に追加

通常の動作時には、ＭＯＳ型ＦＥＴ２のスイッチングに同期して、ＭＯＳ型ＦＥＴ14，15をオン，オフさせる。 - 特許庁

The NAND gate 2 comprises Pch MOS transistors P1, P2, and Nch MOS transistors N1, N2.例文帳に追加

ＮＡＮＤゲート２は、Ｐｃｈ ＭＯＳトランジスタＰ１、Ｐ２、及びＮｃｈ ＭＯＳトランジスタＮ１、Ｎ２から構成されている。 - 特許庁

To prevent leakage defect of a normal breakdown strength MOS transistor and a high breakdown strength MOS transistor made on the same semiconductor substrate.例文帳に追加

同一半導体基板上に形成される通常耐圧ＭＯＳトランジスタと高耐圧ＭＯＳトランジスタのリーク不良を防止する。 - 特許庁

This can make the threshold voltages of the P-channel MOS transistor and the N-channel MOS transistor high in the test.例文帳に追加

これに伴い、試験時において、ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタの閾値電圧を高くすることができる。 - 特許庁

An electrostatic discharge protection circuit is formed of a p-type MOS transistor Qp, an n-type MOS transistor Qn, and a protection resistance R.例文帳に追加

ｐ型ＭＯＳトランジスタＱｐ、ｎ型ＭＯＳトランジスタＱｎおよび保護抵抗Ｒによって静電気放電保護回路が形成される。 - 特許庁

The switched capacitor circuit 41 has a MOS transistor M41, a capacitor C1 and n-type MOS transistors M42, M43.例文帳に追加

スイッチトキャパシタ回路４１は、ＭＯＳトランジスタＭ４１と、キャパシタＣ１と、Ｎ型のＭＯＳトランジスタＭ４２、Ｍ４３とからなる。 - 特許庁

To provide a MOS transistor with a parasitic MOS transistor suppressed in a semiconductor device formed on an SOI type substrate.例文帳に追加

ＳＯＩ型基板に形成される半導体装置において、寄生ＭＯＳトランジスタが抑制されたＭＯＳトランジスタを提供する。 - 特許庁

The input terminal 101 is connected with a source and bulk of a MOS transistor M1 and a gate and bulk of a MOS transistor M2.例文帳に追加

入力端子１０１には、ＭＯＳトランジスタＭ１のソース、バルク、ＭＯＳトランジスタＭ２のゲート、バルクが接続されている。 - 特許庁