「mos」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The signal line 35 is connected to N channel MOS transistors 41 and 42 and a P channel MOS transistor 43.例文帳に追加

センスアンプ活性化信号線３５は、ＮチャネルＭＯＳトランジスタ４１，４２及びＰチャネルＭＯＳトランジスタ４３と接続されている。 - 特許庁

A series capacitance element is formed by serially connecting a MOS capacitor MOS1 and a MOS capacitor MOS2 to each other between high potential and low potential.例文帳に追加

高電位と低電位の間にＭＯＳ容量ＭＯＳ１とＭＯＳ容量ＭＯＳ２とを直列に接続して直列容量素子を形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device, capable of reducing variation in a gate electrode shape between a p-MOS transistor and an n-MOS transistor.例文帳に追加

ｐ−ＭＯＳトランジスタとｎ−ＭＯＳトランジスタとのゲート電極形状のばらつきが少ない半導体装置の製造方法を提供する。 - 特許庁

Besides, a MOS transistor P14 to function as a resistor in the test mode is connected to a MOS transistor N11.例文帳に追加

また、テストモードの際に、抵抗性素子として機能するＭＯＳトランジスタＰ１４を、ＭＯＳトランジスタＮ１１に接続する。 - 特許庁

A gate of the MOS transistor Tp3 is then connected to a ground and a gate of the MOS transistor Tp4 is connected to an initial value setting circuit 34.例文帳に追加

そして、ＭＯＳトランジスタＴｐ３のゲートをグランドに接続し、ＭＯＳトランジスタＴｐ４のゲートを初期値設定回路３４に接続した。 - 特許庁

To provide the simulation circuit of an MOS (Metal Oxide Semiconductor) transistor for precisely simulating the DC characteristics of the MOS transistor.例文帳に追加

ＭＯＳトランジスタの直流特性を精度良くシミュレーションできるＭＯＳトランジスタの模擬回路を提供すること。 - 特許庁

A P-channel type MOS transistor Q2 and an N-channel type MOS transistor Q1 are connected in series to form a first inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ２とＮチャネル型ＭＯＳトランジスタＱ１とが直列接続されて第１のインバータを形成する。 - 特許庁

Substrates of P-channel MOS transistors PT1-PT3 are connected to the gate of the P-channel MOS transistor PT1.例文帳に追加

ＰチャネルＭＯＳトランジスタＰＴ１−ＰＴ３の基板は、ＰチャネルＭＯＳトランジスタＰＴ１のゲートに接続される。 - 特許庁

A pixel switching element consists of a n-channel MOS transistor(TR) 6 formed with a pair and a p-channel MOS transistor(TR) 7.例文帳に追加

画素スイッチング素子が対をなすｎチャネルＭＯＳトランジスタ６及びｐチャネルＭＯＳトランジスタ７からなる。 - 特許庁

To provide a method for manufacturing a MOS transistor and a MOS transistor by which the protection of inner circuit and high responsiveness can be achieved at the same time.例文帳に追加

内部回路の保護と高応答性の両立を図ることのできるＭＯＳトランジスタの製造方法およびＭＯＳトランジスタを提供する。 - 特許庁

That is, auxiliary MOS transistors M42, M43 are disposed at both ends of the MOS transistor M41.例文帳に追加

すなわち、ＭＯＳトランジスタＭ４１の両端に、補助用のＭＯＳトランジスタＭ４２，Ｍ４３が配置されている。 - 特許庁

Gates of the P-type MOS transistor 17 and the N-type MOS transistor 18 are connected to an output signal line 20 of the inverter circuit 1.例文帳に追加

Ｐ型ＭＯＳトランジスタ１７およびＮ型ＭＯＳトランジスタ１８のゲートは、インバータ回路１の出力信号線２０に接続されている。 - 特許庁

To improve operation efficiency in an MOS power transistor of a constitution, wherein a large number of MOS transistors are aligned densely.例文帳に追加

多数のＭＯＳトランジスタが密に並んでいる構成のＭＯＳパワートランジスタにおいて、動作効率の改善を図ることを目的とする。 - 特許庁

Protective MOS transistor units UN11 to UN14 are arranged to a protective MOS transistor PM2 at even intervals in parallel.例文帳に追加

保護ＭＯＳトランジスタＰＭ２には、保護ＭＯＳトランジスタユニットＵＮ１１乃至１４が等間隔に並列配置されている。 - 特許庁

INSPECTION METHOD FOR MOS-TYPE SOLID-STATE IMAGE PICKUP ELEMENT AND MOS-TYPE SOLID-STATE IMAGE PICKUP ELEMENT USING THE INSPECTION METHOD例文帳に追加

ＭＯＳ型固体撮像素子の検査方法およびこの検査方法を使用するＭＯＳ型固体撮像素子 - 特許庁

To increase a driving current of a P-channel type MOS transistor while preventing a decline in driving current of an N-channel type MOS transistor.例文帳に追加

Ｎチャネル型ＭＯＳトランジスタでの駆動電流の減少を防止しつつ、Ｐチャネル型ＭＯＳトランジスタでの駆動電流を増加させること。 - 特許庁

The first, second, third and fourth MOS transistors TrA, TrB, TrC and TrD are composed of the MOS transistors of low breakdown voltage.例文帳に追加

これらの第１、第２，第３及び第４のＭＯＳトランジスタＴｒＡ，ＴｒＢ，ＴｒＣ，ＴｒＤは、低耐圧のＭＯＳトランジスタで構成されている。 - 特許庁

The off-set is further improved by transiting slowly the first and second MOS transistor switches 1, 2 to the turn-off.例文帳に追加

また、第１及び第２のMOSトランジスタスイッチ(1,2)のオフへの移行を緩やかに行うことにより、さらにオフセットが改善される。 - 特許庁

The memory cell section (a) and the data erasing section (b) are composed of a MOS transistor, and the control gate section (c) is composed of a MOS capacitor.例文帳に追加

メモリセル部ａ及びデータ消去部ｂはＭＯＳトランジスタで構成され、コントロールゲート部ｃは、ＭＯＳキャパシタで構成される。 - 特許庁

To provide a recess gate type MOS transistor structure suitable for a high integration semiconductor memory, and to provide its forming process.例文帳に追加

高集積半導体メモリに適合したリセスゲートタイプのMOSトランジスタ構造及びその形成方法を提供するにある。 - 特許庁

A cathode of a light receiving element 11 is connected to a source of an N-MOS switch 21 and a drain of an N-MOS switch 31, and an anode is grounded.例文帳に追加

受光素子１１のカソードはＮ−ＭＯＳスイッチ２１のソース、Ｎ−ＭＯＳスイッチ３１のドレインに接続されアノードは接地される。 - 特許庁

At this time, the p-channel MOS transistor 35 and the n-channel MOS transistor 36 respectively share a half voltage of the battery 1.例文帳に追加

この時、ＰチャネルＭＯＳトランジスタ３５とＮチャネルＭＯＳトランジスタ３６とは、電池１の電圧を１/２ずず分担する。 - 特許庁

The cascade connection of an MOS transistor M2, to which a constant voltage VB is applied to the gate, is performed to a source grounded MOS transistor M1.例文帳に追加

ソース接地されたＭＯＳトランジスタＭ１には、ゲートに定電圧Ｖ_Bが印加されたＭＯＳトランジスタＭ２がカスコード接続される。 - 特許庁

An on-resistance of a switch (MOS transistor) which drives the heater is made higher at the side where the arrangement density is high than at the side where the arrangement density is low.例文帳に追加

ヒータを駆動するスイッチ（MOSトランジスタ）のオン抵抗を配列密度の低い側よりも配列密度の高い側の方が高くなるようにする。 - 特許庁

If the address signal is input, the gate input of the MOS 4 is at "0" level, and the MOS 4 is controlled to be in a non-operating state (OFF-state).例文帳に追加

アドレス信号が入力されるとＭＯＳ４のゲート入力が“０”レベルとなり、ＭＯＳ４が非動作状態（オフ状態）に制御される。 - 特許庁

The solid-state image pickup device is provided with MOS transistors T2 for every pixel and also MOS transistors T3 for every row.例文帳に追加

各画素毎にＭＯＳトランジスタＴ２を設けるとともに、各行毎にＭＯＳトランジスタＴ３を設ける。 - 特許庁

The company considers improving the technological and technical skills of staff to be a core element of their management philosophy, and they refer to this thinking as MOS, or Management of Skill.例文帳に追加

同社は、社員の技術・技能（スキル）の向上を経営の根幹として位置付け、それを「技能経営（MOS：ManagementofSkill）」と呼んでいる。 - 経済産業省

METHOD OF IMPLANTING IONS FOR CONTROLLING THRESHOLD VOLTAGE OF MOS TRANSISTOR例文帳に追加

ＭＯＳトランジスターのしきい値電圧制御用のイオン注入方法 - 特許庁

The MOS transistors 2B, 2G, and 2R constitute a current mirror circuit.例文帳に追加

ＭＯＳトランジスタ２Ｂ，２Ｇ，２Ｒは、カレントミラー回路を構成する。 - 特許庁

BINARY MOS CAPACITOR, VOLTAGE CONTROL OSCILLATION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

２値ＭＯＳキャパシタ、電圧制御発振回路及び半導体集積回路 - 特許庁

The MOS transistors Tn1a, Tn1b, Tn2a and Tn2b are formed on a semiconductor substrate.例文帳に追加

各ＭＯＳトランジスタＴｎ１ａ，Ｔｎ１ｂ，Ｔｎ２ａ，Ｔｎ２ｂは、半導体基板に形成されている。 - 特許庁

STEREO NOISE CONTROL CIRCUIT AND MOS INTEGRATED CIRCUIT THEREOF例文帳に追加

ステレオノイズコントロール回路及びそのＭＯＳ集積回路 - 特許庁

The amplifier includes the MOS transistor Q1 or the like.例文帳に追加

この発明は、ＭＯＳトランジスタＱ１などを含む増幅器である。 - 特許庁

PHOTO MOS RELAY DRIVE CIRCUIT, AND SEMICONDUCTOR TEST DEVICE USING THE SAME例文帳に追加

フォトＭＯＳリレー駆動回路およびそれを用いた半導体試験装置 - 特許庁

The mixer circuit includes a MOS transistor Q10 and so on.例文帳に追加

この発明は、ＭＯＳトランジスタＱ１０などを含むミキサ回路である。 - 特許庁

STEREO SEPARATION ADJUSTING CIRCUIT, AND ITS MOS INTEGRATED CIRCUIT例文帳に追加

ステレオセパレーション調整回路及びそのＭＯＳ集積回路 - 特許庁

MANUFACTURE OF SEMICONDUCTOR DEVICE, MOS DEVICE AND SEMICONDUCTOR MANUFACTURING APPARATUS例文帳に追加

半導体デバイスの製造方法、ＭＯＳデバイス、半導体製造装置 - 特許庁

The SRAM 4 consists of inverters 6, 7 and MOS transistors 8, 9.例文帳に追加

ＳＲＡＭ４は、インバータ６、７と、ＭＯＳトランジスタ８、９とからなる。 - 特許庁

MOS TRANSISTOR INCLUDING MULTI-CHANNEL AND ITS MANUFACTURING METHOD例文帳に追加

多重チャンネルを有するモストランジスター及びその製造方法 - 特許庁

THIN BARRIER METAL FOR ACTIVE ELECTRODE OF MOS GATE DEVICE例文帳に追加

ＭＯＳゲートデバイスの能動電極用の薄いバリア金属 - 特許庁

MOS-FET DRIVE CIRCUIT, DRIVER CIRCUIT, AND SEMICONDUCTOR TESTING DEVICE例文帳に追加

ＭＯＳ−ＦＥＴ駆動回路、ドライバ回路及び半導体試験装置 - 特許庁

DRAM CELL HAVING MOS CAPACITOR, AND MANUFACTURING METHOD THEREFOR例文帳に追加

ＭＯＳキャパシターを有するＤＲＡＭセル及びその製造方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND p-CHANNEL MOS TRANSISTOR例文帳に追加

半導体集積回路装置およびｐチャネルＭＯＳトランジスタ - 特許庁

SEMICONDUCTOR HAVING MOS STRUCTURE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

ＭＯＳ構造を有する半導体装置およびその製造方法 - 特許庁

Thereafter, a gate electrode 4 is formed to form a MOS semiconductor device.例文帳に追加

その後ゲート電極４を形成しＭＯＳ型半導体装置が形成される。 - 特許庁