「mos」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

MOS transistors 1, 11 are PMOS transistors, and a MOS transistor 2 is an NMOS transistor.例文帳に追加

ＭＯＳトランジスタ１，１１はＰＭＯＳトランジスタで、ＭＯＳトランジスタ２はＮＭＯＳトランジスタである。 - 特許庁

A resistance diffusion region 7 is formed inside a semiconductor substrate 1 under a first MOS transistor 4 and a second MOS transistor 5, so as to be isolated by an insulating film 2.例文帳に追加

抵抗拡散領域７は絶縁膜２を隔てて第１および第２ＭＯＳトランジスタ４，５下部の半導体基板１内に形成される。 - 特許庁

A voltage supply circuit 70 is provided with a resistance element 71, a P channel MOS transistor 72, and N channel MOS transistors 73, 74.例文帳に追加

電圧供給回路７０は、抵抗素子７１と、ＰチャネルＭＯＳトランジスタ７２と、ＮチャネルＭＯＳトランジスタ７３，７４とを備える。 - 特許庁

The MOS transistors Tr1, Tr3 and Tr5 are arranged on the electrode plate 81, while the MOS transistors Tr2, Tr4 and Tr6 are disposed on the electrode plates 82A, 82B and 82C respectively.例文帳に追加

ＭＯＳトランジスタＴｒ１，Ｔｒ３，Ｔｒ５は、電極板８１上に配置され、ＭＯＳトランジスタＴｒ２，Ｔｒ４，Ｔｒ６は、それぞれ、電極板８２Ａ，８２Ｂ，８２Ｃ上に配置される。 - 特許庁

To provide a semiconductor device in which the capacity of an MOS type capacitor can be increased without increasing the area of the MOS type capacitor.例文帳に追加

ＭＯＳ型キャパシタの面積を増やさずにＭＯＳ型キャパシタの容量を増やすことができる半導体装置を提供する。 - 特許庁

A source and a gate of the depletion MOS Q1 are connected to a gate of the depletion MOS Q2 mutually.例文帳に追加

ディプレッションＭＯＳ（Ｑ１）のソース及びゲートと、ディプレッションＭＯＳ（Ｑ２）のゲートとが相互に接続される。 - 特許庁

A gate after oxide film of a MOS transistor in the memory cell is made thicker than a gate after oxide film of a MOS transistor in the peripheral circuit.例文帳に追加

メモリセル部におけるＭＯＳトランジスタのゲート後酸化膜を周辺回路部におけるＭＯＳトランジスタのゲート後酸化膜よりも厚くする。 - 特許庁

Each basic cell of the gate array comprises triply arrayed n-type MOS transistors and triply arrayed p-type MOS transistors corresponding thereto.例文帳に追加

そのゲートアレイの基本セルは、Ｎ型の３連のＭＯＳトランジスタと、これに対応するＰ型の３連のＭＯＳトランジスタとからなる。 - 特許庁

At starting, gate voltage of the output MOS transistor MP3 is appropriately controlled by a control MOS transistor PM4.例文帳に追加

また、起動時に制御ＭＯＳトランジスタＰＭ４により出力ＭＯＳトランジスタＰＭ３のゲート電圧を適正に制御する。 - 特許庁

To reduce the manufacturing processes for a MOS transistor, and further prevent the threshold voltage of a parasitic MOS from being decreased.例文帳に追加

ＭＯＳトランジスタの製造工程を削減し、さらには寄生ＭＯＳの敷居値電圧が低下するのを抑制する。 - 特許庁

Specifically, a MOS capacitor (diode (A) or triode (B)) is manufactured, and the CV characteristics of the MOS capacitor are obtained.例文帳に追加

具体的にはＭＯＳキャパシタ（ダイオード又はトライオード）を作製し、当該ＭＯＳキャパシタのＣＶ特性を取得する。 - 特許庁

Since MOS-FET_Q2 and MOS-FET_Q3 are turned off during a negative polarity period of the N period, a secondary current does not flow to the sub-output side.例文帳に追加

Ｎ周期の負極性期間ではＭＯＳ−ＦＥＴ＿Ｑ２，Ｑ３がオフ状態とされるので、従出力側に二次電流が流れない。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of preventing variations in characteristics of an MOS transistor in which stress is applied on channels.例文帳に追加

チャネルに応力が印加されるMOSトランジスタの特性のばらつきを防ぐことができる半導体装置の製造方法を提供すること。 - 特許庁

Since the MOS-FET_Q2 and MOS-FET_Q3 are turned off during a negative polarity period of the N+1 period, the secondary current does not flow to the sub-output side.例文帳に追加

Ｎ＋１周期の負極性期間ではＭＯＳ−ＦＥＴ＿Ｑ２，Ｑ３がオフ状態とされるので、従出力側に二次電流が流れない。 - 特許庁

The insulating layer 141 remains on the MOS gate area to shield and protect the MOS gate area during the subsequent manufacturing processes.例文帳に追加

絶縁層１４１は、ＭＯＳゲート領域上に残り、後続の製造工程の間ＭＯＳゲート領域を密閉及び保護する。 - 特許庁

This nonvolatile memory cell is provided with a first MOS transistor 10, and a second MOS transistor 20.例文帳に追加

本発明に係る不揮発性メモリセルは、第１ＭＯＳトランジスタ１０と、第２ＭＯＳトランジスタ２０とを備える。 - 特許庁

A self-aligned C-MOS process using a halftone mask as an exposure mask is employed for fabricating a C-MOS in a display.例文帳に追加

表示装置に具備するＣ−ＭＯＳの製作のための露光マスクとしてハーフトーンマスクを用いたセルフアラインＣ−ＭＯＳプロセスを採用する。 - 特許庁

A MOS transistor switch controlled by a control signal SS is connected to a sample and hold circuit (SH) constituted of capacitance CL2.例文帳に追加

また制御信号SSで制御されるMOSトランジスタスイッチと、容量ＣL2からなるサンプルホールド回路(ＳＨ)が接続されている。 - 特許庁

To uniformly activate MOS transistors in an ESD protection element with a multi-finger structure composed of a plurality of MOS transistors.例文帳に追加

複数のＭＯＳトランジスタからなるマルチフィンガー構造のＥＳＤ保護素子において、ＭＯＳトランジスタを均一に動作させることができる。 - 特許庁

The MOS FET 3 is brought to a discontinuity state by the transistor 9 in the case of the application of reverse polarity, and the MOS FET 3 is turned off.例文帳に追加

逆極性印可時にはトランジスタ９によりＭＯＳ ＦＥＴ３を非導通にして、ＭＯＳＦＥＴ３をオフとする。 - 特許庁

Third and fourth MOS transistors are coupled between source-drain paths of the first and second MOS transistors, respectively and an output.例文帳に追加

第３及び第４のＭＯＳトランジスタが、それぞれ第１及び第２のＭＯＳトランジスタのソース−ドレイン経路と出力との間に結合される。 - 特許庁

In each of memory cells, an n-type MOS transistor Q10a or a p-type MOS transistor Q10b is formed corresponding to the stored state.例文帳に追加

各メモリセルには、記憶状態に応じてｎ型ＭＯＳトランジスタＱ１０ａまたはｎ型ＭＯＳトランジスタＱ１０ｂが形成される。 - 特許庁

When the signal UP is turned into a low level, the p-type MOS transistor 22a is conducted, and the p-type MOS transistor 22b is turned into the non-conductive state.例文帳に追加

信号ＵＰがローレベルになると、ｐ型ＭＯＳトランジスタ２２ａが導通して、ｐ型ＭＯＳトランジスタ２２ｂが非導通状態となる。 - 特許庁

To improve characteristics in an integrated circuit having mixed transistors, including Dynamic Vth MOS(DV-MOS), with different operation modes.例文帳に追加

Ｄｙｎａｍｉｃ Ｖｔｈ ＭＯＳ（ＤＶ−ＭＯＳ）を含む、動作モードが異なるトランジスタが混在する集積回路の特性を向上させる。 - 特許庁

The current source 31 is composed of a MOS transistor M5 and generates a current, in proportion to the currents flowing into the MOS transistors M1-M4.例文帳に追加

電流源３１は、ＭＯＳトランジスタＭ５からなり、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流に比例した電流を生成する。 - 特許庁

A switch SW11 is connected to the MOS transistor Q12 for switch- controlling current flowing in the MOS transistor Q12.例文帳に追加

ＭＯＳトランジスタＱ１２には、ＭＯＳトランジスタＱ１２に流れる電流をスイッチング制御するために、スイッチＳＷ１１が接続されている。 - 特許庁

To readily discriminate the quality of a MOS type solid-state image pickup element in an inspection method for the MOS-type solid-state image pickup element.例文帳に追加

ＭＯＳ型固体撮像素子の検査方法において、ＭＯＳ型固体撮像素子の良否を簡単に判別できることを目的とする。 - 特許庁

To form a high withstand voltage MOS transistor and a low withstand voltage MOS transistor effectively on the same substrate without damaging characteristics each thereof.例文帳に追加

高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタを、それぞれの特性を損なうことなく効率良く同一基板上に形成する。 - 特許庁

An inverter circuit 1 includes P-type MOS transistors 10, 11 and two N-type MOS transistors 12, 13 connected in series.例文帳に追加

インバータ回路１は、直列に接続されたＰ型ＭＯＳトランジスタ１０，１１と２個のＮ型ＭＯＳトランジスタ１２，１３とを有する。 - 特許庁

A bipolar transistor BT, an n-MOS transistor NT, and a p-MOS transistor PT are formed on an SOI layer SL of an SOI substrate.例文帳に追加

ＳＯＩ基板のＳＯＩ層ＳＬにバイポーラトランジスタＢＴと、ｎＭＯＳトランジスタＮＴと、ｐＭＯＳトランジスタＰＴとが形成されている。 - 特許庁

To reduce a temperature change in the gain characteristic of a variable gain amplifier employing a MOS transistor (TR).例文帳に追加

本発明の目的は、MOSトランジスタを用いた可変利得増幅器の利得特性の温度変化を小さくすることである。 - 特許庁

To provide an LOCOS offset MOS transistor exhibiting high driving capability and stabilized characteristics while ensuring high breakdown voltage.例文帳に追加

高耐圧を確保し、且つ駆動能力の高い安定した特性をもつLOCOSオフセット型MOSトランジスタを提供する。 - 特許庁

A drain terminal D and a gate terminal G of a shunt MOS transistor 12 are installed sharing those of the power MOS transistor 11.例文帳に追加

分流ＭＯＳトランジスタ１２は、パワーＭＯＳトランジスタ１１とドレイン端子Ｄおよびゲート端子Ｇが共通に設けられている。 - 特許庁

A P-channel type MOS transistor Q4 and an N-channel type MOS transistor Q3 are connected in series to form a second inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ４とＮチャネル型ＭＯＳトランジスタＱ３とが直列接続されて第１のインバータを形成する。 - 特許庁

To provide a variable resistance circuit whose parasitic capacity is small and which uses a MOS transistor with a small fluctuation in production and controls a resistance value continuously.例文帳に追加

寄生容量が小さく、製造ばらつきの少ないMOSトランジスタを使用した連続的に抵抗値を制御できる可変抵抗回路を提供する。 - 特許庁

Then, the N-MOS region of the low-breakdown voltage transistor formation region and the P-MOS region of the high-breakdown voltage transistor formation region are respectively covered with resist masks 11, and the phosphorus ions are implanted rotatingly.例文帳に追加

次に、低耐圧のＮＭＯＳ領域と高耐圧のＰＭＯＳ領域をレジストマスク１１で覆い、リンを回転注入する。 - 特許庁

This device has such a constitution that a breakdown strength relaxing MOS transistor is inserted into a word driver and NMOS transistors Mn3, Mn4 supplying a read-out potential are used.例文帳に追加

本願発明は、ワードドライバに、耐圧緩和MOSトランジスタを挿入し、読み出し電位を供給するNMOSトランジスタMn３、Mn４を用いた構成とする。 - 特許庁

To realize improved charge transfer performance and prevention of punch-through at the same time, even if a MOS element is shrunk in size, in a MOS-type solid-state image pickup device.例文帳に追加

ＭＯＳ型固体撮像装置に関し、ＭＯＳ素子が微細化されても、電荷転送能力向上とパンチスルー防止を同時に実現する。 - 特許庁

A gate of the MOS transistor Tp3 is connected to a grounded, and a gate of the MOS transistor Tp4 is connected to an initial value setting circuit 34.例文帳に追加

そして、ＭＯＳトランジスタＴｐ３のゲートをグランドに接続し、ＭＯＳトランジスタＴｐ４のゲートを初期値設定回路３４に接続した。 - 特許庁

To keep a size balance between a p-channel MOS transistor and an n-channel MOS transistor in a CMOS device.例文帳に追加

ＣＭＯＳ装置において、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの大きさを平衡させる。 - 特許庁

To remove adverse effects of current characteristics due to a parasitic MOS transistor formed at a boundary portion between an SOI layer and an LOCOS oxide film.例文帳に追加

SOI層とLOCOS酸化膜との境界部に形成される寄生MOSトランジスタによる電流特性の悪影響を除去する。 - 特許庁

In this constitution, capacitance of the n-MOS 301, 302 is set to smaller capacitance than capacitance of the n-MOS 205, 204.例文帳に追加

この構成において、ｎ−ＭＯＳ３０１、３０２の容量は、ｎ−ＭＯＳ２０５、２０４の容量よりも小さく設定されている。 - 特許庁

Consequently, the n-MOS is formed by the second and third activating annealing, and the p-MOS is formed by the third activating annealing.例文帳に追加

これにより、ｎＭＯＳは、第２，第３の活性化アニールにより形成され、ｐＭＯＳは、第３の活性化アニールにより形成される。 - 特許庁

Thereby, a potential of a source of the MOS transistor TR2 is raised, a gate of a MOS transistor TRW0 is charged.例文帳に追加

これにより、ＭＯＳトランジスタＴＲ２のソースの電位が上昇し、ＭＯＳトランジスタＴＲＷ０のゲートを充電する。 - 特許庁

In this case, the rear-face insulating film 7b of the DV-MOS is made thinner than the rear-face gate insulating film 7a of the CON-MOS.例文帳に追加

ＤＶ−ＭＯＳの裏面ゲート絶縁膜７ｂが、ＣＯＮ−ＭＯＳの裏面ゲート絶縁膜７ａより薄い。 - 特許庁