「n TYPE」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A P-type well region 11 and a N-type well region 12 are formed on a N-type substrate 10.例文帳に追加

Ｎ型の基板１０上にＰ型のウェル領域１１とＮ型のウェル領域１２を形成する。 - 特許庁

The n-type region where the p-type anode region 3 is not formed is an n-type drift region 2.例文帳に追加

このｐアノード領域３が形成されないｎ領域がｎドリフト領域２である。 - 特許庁

The semiconductor device 100 comprises an n^+-type source region 31, an n^+-type drain region 11, a p^--type body region 41 and an n^--type drift region 12.例文帳に追加

半導体装置１００は，Ｎ^+ ソース領域３１，Ｎ^+ ドレイン領域１１，Ｐ^- ボディ領域４１およびＮ^- ドリフト領域１２を備えている。 - 特許庁

An N^--type drift layer 2, a P^+-type layer 3, and an N^+-type layer 5 are sequentially formed on an N^+-type substrate 1 using an epitaxial growth.例文帳に追加

Ｎ^+型基板１の上に、Ｎ^-型ドリフト層２、Ｐ^+型層３、Ｎ^+型層５を順にエピタキシャル成長させる。 - 特許庁

An n+-type source layer 4 is formed on the surface of the p-type well layer 2, and an n+-type drain layer 6 is formed on the surface of the n-type drift layer 3.例文帳に追加

ｐ型ウエル層２の表面にｎ^+ 型ソース層４が形成され、ｎ型ドリフト層３の表面にｎ^+ 型ドレイン層６が形成される。 - 特許庁

An n-type buffer layer 2, an n^--type drift layer 3, and a p-type base layer 5 are laminated on an n^+-type 4H-SiC substrate 1 in this order.例文帳に追加

ｎ^+型４Ｈ−ＳｉＣ基板１の上に、ｎ型バッファー層２と、ｎ^-型ドリフト層３と、ｐ型ベース層５とが、この順に積層されている。 - 特許庁

In an element isolation structure for semiconductor device, an n--type silicon layer 2, an n+-type silicon layer 3, and another n--type silicon layer 4 are formed on a p+-type silicon substrate 1.例文帳に追加

ｐ^+ 型シリコン基板１の上に、ｎ^- 型シリコン層２、ｎ^+ 型シリコン層３、ｎ^- 型シリコン層４が形成されている。 - 特許庁

The N^--type drift layer 2, the P^+-type layer 3, the N^+-type layer 5, and the N^--type channel layer 8 are formed in self- aligning manner by this manufacture.例文帳に追加

このような製法によれば、Ｎ^-型ドリフト層２、Ｐ^+型層３およびＮ^+型層５とＮ^-型チャネル層８とが自己整合的に形成される。 - 特許庁

The contact areas 210, 211 are an n+ type GaN layer which is formed by implanting an n type impurity into the semiconductor layer 203 through an ion implantation method.例文帳に追加

コンタクト領域２１０,２１１は、半導体層２０３にn型不純物をイオン注入法により注入して形成したn+型GaN層である。 - 特許庁

An N-type source region 10 and an N-type drain region 11 are arranged opposite to each other in the second direction.例文帳に追加

N形ソ−ス領域１０とN形ドレイン領域１１とは第２の方向において互いに対向配置されている。 - 特許庁

The rectifying element is the p-i-n diode comprising a p-type semiconductor layer, an n-type semiconductor layer, and an intrinsic semiconductor layer between them.例文帳に追加

整流素子は、p型半導体層、n型半導体層及びこれらの間の真性半導体層から構成されるp-i-nダイオードである。 - 特許庁

An N+ diffused layer 22, which is to be a drain, is covered with an N-type well 52, while an N+ diffused layer 23 which is to be a source is covered with an N-type well 2.例文帳に追加

ドレインとなるＮ＋拡散層２２をＮ型ウェル５２で覆うとともに、ソースとなるＮ＋拡散層２３をＮ型ウェル２で覆う。 - 特許庁

After an n-type semiconductor region 8A is formed by introducing an n-type impurity ion, an n-type semiconductor region 8B is formed by introducing an n-type impurity ion at a region that is adjacent to the n-type semiconductor region 8A.例文帳に追加

ｎ型の不純物イオンの導入によりｎ型半導体領域８Ａを形成した後、ｎ型半導体領域８Ａと隣接する領域にｎ型の不純物イオンの導入によりｎ型半導体領域８Ｂを形成する。 - 特許庁

In an upper layer of the N-type region 5a, an N-type doped silicon film 11 having an impurity concentration higher than the N-type region 5a and equivalent to those of the N-type regions 6, 8 is formed in contact with the N-type region 5a.例文帳に追加

Ｎ型領域５ａの上層には、不純物濃度がＮ型領域５ａより高く、Ｎ型領域６，８と同程度のＮ型ドープトポリシリコン膜１１がＮ型領域５ａに接触して形成されている。 - 特許庁

Since the concentration of the n-type impurity of an n+-type drift region 18b is higher than that of the n-type impurity of n-type drift regions 18a, 12a, and 12b, the resistance of the n+-type drift region 18b is lower than that of the regions.例文帳に追加

ｎ^+型ドリフト領域１８ｂのｎ型不純物濃度は、ｎ型ドリフト領域１８ａ、１２ａ、１２ｂのｎ型不純物濃度より高いので、ｎ^+型ドリフト領域１８ｂの抵抗は、これらの領域の抵抗より低い。 - 特許庁

The GaP light emitting device 1 has a structure of laminating an n-type GaP buffer layer 11, an n-type GaP layer 12, an N dope n-type GaP layer 13, and a p-type GaP layer 14 on an n-type GaP mono-crystal substrate 10.例文帳に追加

ＧａＰ発光素子１は、ｎ型ＧａＰ単結晶基板１０上に、ｎ型ＧａＰバッファ層１１、ｎ型ＧａＰ層１２、Ｎドープｎ型ＧａＰ層１３、ｐ型ＧａＰ層１４が積層された構造を有する。 - 特許庁

A P-type region 4 and an N-type region 5a are formed in a P-type well 2, a P-type region 7a and an N-type region 8 are formed in an N-type well 3, and an N-type region 6 is formed straddling both the wells 2 and 3.例文帳に追加

Ｐ型ウェル２内にはＰ型領域４，Ｎ型領域５ａが、Ｎ型ウェル３内にはＰ型領域７ａ，Ｎ型領域８がそれぞれ形成され、両ウェル２及び３にまたがってＮ型領域６が形成されている。 - 特許庁

it is a type of n-methyl-d-asparatate (nmda) receptor antagonist. 例文帳に追加

n-メチル-d-アスパラギン酸（nmda）受容体拮抗薬の一種である。 - PDQ®がん用語辞書 英語版

The N gauge model train, MOBO Type 101 'Randen,' is sold by the Hasegawa Corporation. 例文帳に追加

ハセガワよりモボ101形「嵐電」のNゲージ鉄道模型が発売されている。 - Wikipedia日英京都関連文書対訳コーパス

A deep N well 12 of n-type silicon is formed beneath the P well.例文帳に追加

Ｐウェルの下に、ｎ型シリコンの深いＮ型ウェル１２を形成する。 - 特許庁

The n-side electrode 17n is provided on the n-type region.例文帳に追加

ｎ側電極１７ｎは、ｎ型領域の上に設けられている。 - 特許庁

An n-side electrode 12 is arranged on the lower face of the n-type substrate 1.例文帳に追加

ｎ型基板１の下面には、ｎ側電極１２が配置されている。 - 特許庁

An n side electrode 18 is formed on the lower face of the n-type GaN layer 11.例文帳に追加

ｎ型ＧａＮ層１１の下面にｎ側電極１８を形成する。 - 特許庁

The n-side electrode 14 is connected to the n-type surface 20an.例文帳に追加

ｎ側電極１４は、ｎ型表面２０ａｎに接続されている。 - 特許庁

An n-side electrode 7 is formed on the exposed n-type GaN layer 2.例文帳に追加

露出したｎ型GaN層２上にｎ側電極７を形成する。 - 特許庁

An n-electrode is connected to the undersurface of the n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板の下面にｎ電極が接続されている。 - 特許庁

As a result, an N-/N+ type laminated substrate is manufactured with a high yield.例文帳に追加

その結果、Ｎ^−／Ｎ^＋型の張り合わせ基板を高歩留まりで作製できる。 - 特許庁

N-type diffusion areas 53 are formed on the P-well area 21.例文帳に追加

P-型ウェル領域21の上層にはN型拡散領域53が設けられている。 - 特許庁

Next, a first N well 9 and second N wells 11 are formed on the N-type embedded region 5.例文帳に追加

次に、Ｎ型埋め込み領域５上に第１Ｎウェル９、第２Ｎウェル１１を形成する。 - 特許庁

An n^+-type drain layer 15 having the impurity concentration higher than the n^--type offset layer 13 is formed at the n^--type offset layer 13.例文帳に追加

ｎ-型オフセット層１３には、ｎ-型オフセット層１３より高い不純物濃度を有するｎ+型ドレイン層１５が形成されている。 - 特許庁

On the other hand, a shallow N+ type semiconductor 3 is formed by diffusing high concentration N type impurities from one surface side of the N- type semiconductor substrate.例文帳に追加

また，Ｎ−型半導体基板の上記一方の表面側から高濃度のＮ型不純物を拡散して，浅いＮ＋型半導体を形成する。 - 特許庁

The semiconductor substrate 1 in which an n^- type drift layer 6 and an n^+ type semiconductor layer 7 are sequentially formed on an n^+ type substrate 5 is prepared.例文帳に追加

Ｎ^+型基板５の上に順にＮ^-型ドリフト層６、Ｎ^+型半導体層７が形成された半導体基板１を用意する。 - 特許庁

An n-type semiconductor is epitaxially grown on an n-type low resistance substrate 1 and a trench is formed on the n-type semiconductor.例文帳に追加

ｎ型低抵抗基板１の上にｎ型半導体をエピタキシャル成長させ、そのｎ型半導体にトレンチを形成する。 - 特許庁

An n type buffer layer 3 is formed on an n^+ type substrate 2, and an n^- type buffer layer is formed on this.例文帳に追加

ｎ^＋型基板２上にｎ型バッファー層３を形成し、その上にｎ^−型バッファー層を形成する。 - 特許庁

Then, an n-type semiconductor region 8C is formed by introducing an n-type impurity ion into a region that is adjacent to the n-type semiconductor region 8B.例文帳に追加

続いて、ｎ型半導体領域８Ｂと隣接する領域にｎ型の不純物イオンの導入によりｎ型半導体領域８Ｃを形成する。 - 特許庁

A silicon oxide film 16 is embedded in the n^--type offset layer 13 between the n^+-type source layer 14 and the n^+-type drain layer 15.例文帳に追加

ｎ+型ソース層１４とｎ+型ドレイン層１５との間のｎ-型オフセット層１３にはシリコン酸化膜１６が埋め込まれている。 - 特許庁

An n-type semiconductor 2 is formed by epitaxial growth on an n-type low-resistance board 1, and trenches 4 are formed on the n-type semiconductor 2.例文帳に追加

ｎ型低抵抗基板１の上にｎ型半導体２をエピタキシャル成長させ、そのｎ型半導体にトレンチ４を形成する。 - 特許庁

On a surface of the n-type semiconductor substrate 13, a collector n^+ type region 16 and an emitter n^+ type region 17 are formed apart each other.例文帳に追加

ｎ型半導体基板１３の表面部には、コレクタｎ^+ 型領域１６とエミッタｎ^+ 型領域１７が互いに離れて形成されている。 - 特許庁

An n-type silicon layer 12 is formed on an n^+ type silicon wafer 11w, and a plurality of trenches 13 are formed in the n-type silicon layer 12.例文帳に追加

ｎ^＋型のシリコンウェーハ１１ｗ上にｎ型シリコン層１２を形成し、ｎ型シリコン層１２に複数本のトレンチ１３を形成する。 - 特許庁

A deep N+ type region 14 is formed in an N- type layer 13b to reach an N+ type layer 13a.例文帳に追加

Ｎ−型層１３ｂに、Ｎ＋型層１３ａに達するようにディープＮ＋型領域１４が形成されている。 - 特許庁

An n-type semiconductor 22 is formed on the surface of an n-type silicon substrate 21, and a mask oxide film is formed on the surface of the n-type semiconductor 22.例文帳に追加

ｎ型シリコン基板２１の表面にｎ型半導体２２を形成し、ｎ型半導体２２の表面にマスク酸化膜を形成する。 - 特許庁

On a back surface of an n-type GaAs substrate 1, an n-type electrode Au-Ge layer and an n-type electrode Ni layer are sequentially deposited by a sputtering method.例文帳に追加

Ｎ型ＧａＡｓ基板１の裏面に、Ｎ型電極Ａｕ−Ｇｅ層とＮ型電極Ｎｉ層とをスパッタにより順次蒸着する。 - 特許庁

The first semiconductor layer 20 is equipped with an N-type contact layer 21, an N-type clad layer 22, and an N-type guide layer 23 successively laminated on a board 10 side.例文帳に追加

第１の半導体層２０は、基板１０の側から順に、ｎ型コンタクト層２１，ｎ型クラッド層２２，ｎ型ガイド層２３を有している。 - 特許庁

The layer structure LS1 includes an n-type high concentration carrier layer 3, an n-type light absorbing layer 5, and an n-type cap layer 7.例文帳に追加

層構造体ＬＳ１は、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５、及びｎ型のキャップ層７を含んでいる。 - 特許庁

Besides, the N+ type embedded layer 6A is integrated with the N-type well area 2B and deep N-type well areas (2B and 6A) are formed.例文帳に追加

また、Ｎ＋型の埋め込み層６Ａは、Ｎ型ウエル領域２Ｂと一体化され深いＮ型ウエル領域（２Ｂ、６Ａ）が形成される。 - 特許庁