| 例文 |
pattern layoutの部分一致の例文一覧と使い方
該当件数 : 715件
PATTERN LAYOUT INSTRUCTION SYSTEM例文帳に追加
パターンレイアウト指示システム - 特許庁
LAYOUT PATTERN GENERATING DEVICE例文帳に追加
レイアウトパターン生成装置 - 特許庁
LAYOUT PATTERN VERIFICATION DEVICE例文帳に追加
レイアウトパターン検証装置 - 特許庁
LAYOUT PATTERN VALIDATING DEVICE例文帳に追加
レイアウトパターン検証装置 - 特許庁
LAYOUT PATTERN GENERATION DEVICE AND LAYOUT PATTERN GENERATION METHOD例文帳に追加
レイアウトパタン生成装置及びレイアウトパタン生成方法 - 特許庁
LAYOUT PATTERN DATA CORRECTION SYSTEM例文帳に追加
レイアウトパターンデータ補正装置 - 特許庁
LAYOUT PATTERN INSPECTION DEVICE, AND LAYOUT PATTERN INSPECTION METHOD例文帳に追加
レイアウトパターン検査装置およびレイアウトパターンの検査方法 - 特許庁
PATTERN LAYOUT FOR INTEGRATED CIRCUIT例文帳に追加
集積回路のパターンレイアウト - 特許庁
PATTERN LAYOUT METHOD, PATTERN LAYOUT DEVICE AND RECORDING MEDIUM FOR RECORDING PATTERN LAYOUT PROGRAM例文帳に追加
パターンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記録した記録媒体 - 特許庁
PATTERN LAYOUT AND METHOD OF GENERATING LAYOUT DATA例文帳に追加
パターンレイアウト及びレイアウトデータの生成方法 - 特許庁
LAYOUT PATTERN CORRECTION DEVICE, LAYOUT PATTERN CORRECTION METHOD, AND PROGRAM例文帳に追加
レイアウトパターン補正装置、レイアウトパターン補正方法、及びプログラム - 特許庁
CORRECTING DEVICE OF LAYOUT PATTERN DATA例文帳に追加
レイアウトパターンデータの補正装置 - 特許庁
LAYOUT PATTERN OF HIGH PRECISION RESISTIVITY例文帳に追加
高比精度抵抗レイアウトパターン - 特許庁
With respect to layout pattern data, a layout pattern is verified (S2).例文帳に追加
レイアウトパターンデータに対してレイアウトパターン検証を行なう(S2)。 - 特許庁
PATTERN LAYOUT INPUT DEVICE, PATTERN LAYOUT INPUT METHOD AND MEDIUM RECORDING PATTERN LAYOUT INPUT PROGRAM例文帳に追加
パターンレイアウト入力装置、パターンレイアウト入力方法およびパターンレイアウト入力プログラムを記録した媒体 - 特許庁
PATTERN LAYOUT METHOD, ITS DEVICE AND AND MEDIUM STORING PATTERN LAYOUT PROGRAM例文帳に追加
パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 - 特許庁
METHOD FOR DESIGNING LAYOUT PATTERN OF SEMICONDUCTOR INTEGRATED CIRCUIT, DEVICE FOR DESIGNING LAYOUT PATTERN, AND PROGRAM FOR DESIGNING LAYOUT PATTERN例文帳に追加
半導体集積回路のレイアウトパターン設計方法、レイアウトパターン設計装置およびレイアウトパターン設計用プログラム - 特許庁
METHOD AND APPARATUS FOR PATTERN LAYOUT AND MEDIUM WITH PATTERN LAYOUT PROGRAM STORED THEREIN例文帳に追加
パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 - 特許庁
PATTERN LAYOUT OF SEMICONDUCTOR IC例文帳に追加
半導体集積回路のパターンレイアウト - 特許庁
In a pattern matching process 106, on a per layout pattern group basis, each of the layout patterns in the layout pattern group is compared with the reference pattern.例文帳に追加
パターンマッチング工程106では、各レイアウトパターン群別に、そのレイアウトパターン群内の各レイアウトパターンと前記基準パターンとを比較する。 - 特許庁
METHOD AND DEVICE FOR PATTERN LAYOUT AND MEDIUM STORING PATTERN LAYOUT PROGRAM例文帳に追加
パタ−ンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記憶した媒体 - 特許庁
LAYOUT VERIFICATION DEVICE, LAYOUT VERIFICATION PROGRAM, AND LAYOUT VERIFICATION METHOD OF LAYOUT PATTERN OF SEMICONDUCTOR DEVICE例文帳に追加
半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法 - 特許庁
SEMICONDUCTOR DEVICE AND PATTERN LAYOUT METHOD例文帳に追加
半導体装置とそのパターンレイアウト方法 - 特許庁
METHOD AND DEVICE FOR LAYOUT PATTERN VERIFICATION例文帳に追加
レイアウトパターン検証方法及びその装置 - 特許庁
MASK LAYOUT PATTERN VERIFICATION DEVICE AND ITS METHOD例文帳に追加
マスクレイアウトパターン検証装置及び方法 - 特許庁
It is possible to instantly compare the pattern layout of the original product with the pattern layout of the new product.例文帳に追加
元製品のパターンレイアウトと新製品のパターンレイアウトとを瞬時に比較できる。 - 特許庁
PATTERN LAYOUT METHOD, AND COMPUTER-READABLE RECORDING MEDIUM HAVING PATTERN LAYOUT PROGRAM例文帳に追加
パターンレイアウト方法およびパターンレイアウトプログラムを記憶したコンピュータ読取可能な記録媒体 - 特許庁
LAYOUT PATTERN GENERATING METHOD, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, PROGRAM, AND LAYOUT PATTERN GENERATING DEVICE例文帳に追加
レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置 - 特許庁
PATTERN LAYOUT METHOD AND COMPUTER-READABLE STORAGE MEDIUM WITH PATTERN LAYOUT PROGRAM RECORDED THEREON例文帳に追加
パターンレイアウト方法およびパターンレイアウトプログラムを記憶したコンピュータ読取り可能な記憶媒体 - 特許庁
The verification is LVS (Layout Versus Schematics) verification or pattern design rule verification.例文帳に追加
この検証はLVS(Layout Versus Schematics)検証やパターンデザインルール検証である。 - 特許庁
The layout of the second pattern is set on the basis of the relative layout of the first pattern and the second pattern, and on the basis of the marker layout (S334).例文帳に追加
第一模様と第二模様の相対的配置と標識の配置とに基づき、第二模様の配置が設定される(S334)。 - 特許庁
METHOD FOR SELECTIVELY CORRECTING LAYOUT PATTERN例文帳に追加
レイアウトパターンを選択的に修正する方法 - 特許庁
SEMICONDUCTOR MASK LAYOUT PATTERN CORRECTION/ VERIFICATION DEVICE例文帳に追加
半導体マスクレイアウトパターン補正・検証装置 - 特許庁
VERIFYING DEVICE OF SEMICONDUCTOR LAYOUT PATTERN AND MASK PATTERN GENERATING DEVICE例文帳に追加
半導体レイアウトパタン検証装置及びマスクパタン生成装置 - 特許庁
The layout performance part generates the layout pattern data (22) by determining the layout of a microcell (24) having the recognition pattern (40).例文帳に追加
レイアウト実行部は、認識パターン(40)を有するマクロセル(24)のレイアウトを決定してレイアウトパターンデータ(22)を生成する。 - 特許庁
PATTERN LAYOUT DEVICE, ITS METHOD AND STORAGE MEDIUM READABLE VIA COMPUTER AND STORING PATTERN LAYOUT PROGRAM例文帳に追加
パターンレイアウト装置、その方法およびパターンレイアウトプログラムを記録したコンピュータ読取可能な記憶媒体 - 特許庁
LAYOUT PATTERN CORRECTION APPARATUS, LAYOUT PATTERN CORRECTION METHOD, PROGRAM, RECORDING MEDIUM, RETICLE AND SEMICONDUCTOR DEVICE例文帳に追加
レイアウトパターン補正装置、レイアウトパターン補正方法、プログラム、記録媒体、レチクル、及び半導体装置 - 特許庁
PATTERN LAYOUT METHOD AND DEVICE FOR LIQUID CRYSTAL DISPLAY DEVICE, AND MEDIUM WITH PATTERN LAYOUT PROGRAM STORED THEREIN例文帳に追加
液晶表示装置用パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 - 特許庁
PATTERN LAYOUT FOR HIGH FREQUENCY FLIP CHIP MOUNTING SUBSTRATE例文帳に追加
高周波フリップチップ実装基板のパターンレイアウト - 特許庁
LAYOUT PATTERN DATA CORRECTING DEVICE AND METHOD例文帳に追加
レイアウトパターンデータの補正装置、及び補正方法 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|