「pattern layout」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In a step 31, a CPU obtains potential information from the layout pattern data stored in a first file 21.例文帳に追加

ＣＰＵは、第１ファイル２１に格納されたレイアウトパターンデータに対して、ステップ３１において電位情報を取得する。 - 特許庁

In the photomask, a chip pattern layout area 2 includes a mark pattern portion 3 including mark patterns 5, 6 to transfer marks onto a wafer, separately from a semiconductor chip pattern portion 1, and therefore, the chip size of the semiconductor chip can be reduced compared to a mask having a semiconductor chip pattern portion including a mark pattern.例文帳に追加

このフォトマスクでは、チップパターン配置領域２が、マーク類をウエハ上に転写するためのマークパターン５、６を含むマークパターン部３を半導体チップパターン部１とは別個に有するので、半導体チップパターン部がマークパターンを含んでいる場合に比べて、半導体チップのチップサイズを縮小できる。 - 特許庁

The exposure data forming method comprises steps of arranging patterns inside a block so as to satisfy a pattern size and an inter-pattern distance determined by a design rule, of forming data for manufacturing a block mask mounted with the block, and of extracting a pattern layout satisfying the pattern size and inter-pattern distance of the block from layout data concerning semiconductor integrated circuits to form wafer manufacturing exposure data.例文帳に追加

露光データ生成方法は、設計規則で定められるパターンサイズ及びパターン間距離を満たすようにパターンをブロックの内部に配置し、該ブロックを搭載したブロックマスク製造用露光データを生成し、該ブロックの該パターンサイズ及び該パターン間距離を満たすパターン配置を半導体集積回路のレイアウトデータから抽出してウエハ製造用露光データを生成する各段階を含む。 - 特許庁

The copy patterns 111 are displayed at the display position of the middle section of the middle pattern display column 130, and the ready-to-win pattern layout is displayed on the line L1.例文帳に追加

これにより、複写図柄１１１が中図柄表示列１３０の中段部の表示位置に表示されて、ラインＬ１上にリーチ図柄配列が表示される。 - 特許庁

To provide a pattern layout method for a photo-mask for pattern transfer by which a mask defect inspection is easily done with enhancement of resolving power contriving by providing auxiliary patterns.例文帳に追加

補助パターンを設けることによって解像力の向上を図りつつ、マスク欠陥検査が容易に行なえるパターン転写用フォトマスクのパターンレイアウト方法を提供する。 - 特許庁

To provide a semiconductor mask layout pattern correction/verification device capable of verifying/correcting a pattern by a margin value different from a normal design reference value in the open end part of wiring.例文帳に追加

配線の開放端部においては、通常の設計基準値とは別個の余裕値でパターンの検証・補正が行える半導体マスクレイアウトパターン補正・検証装置を得る。 - 特許庁

A pattern design part 1 extracts a net list from a blueprint of an electronic circuit, and designs a wire of a circuit substrate and a layout pattern of a through hole, based on the net list.例文帳に追加

パターン設計部１は、電子回路の設計図からネットリストを抽出し、ネットリストに基づき、回路基板の配線及びスルーホールのレイアウトパターンを設計する。 - 特許庁

Once a partner terminal 14 is connected to the managing server 11, a table pattern image showing the layout of page space to be produced is sent, so a table pattern is selected from it.例文帳に追加

パートナー端末１４を管理サーバ１１に接続すると、作製する紙面のレイアウトを示すテーブルパターイメージが送られてくるので、その中からテーブルパターンを選択する。 - 特許庁

A reticle G to transfer a circuit pattern onto a semiconductor wafer has a chip layout F formed in a layout available region E where circuit patterns can be laid by arranging a plurality of minimum unit chips of the circuit pattern, while a space H, I larger than one chip is formed in an area between the outer peripheral edge of the chip layout and the outer peripheral edge of the layout available region.例文帳に追加

半導体ウエハ上に回路パターンを転写するためのレチクルＧにおいて、回路パターンを配置可能とするレイアウト可能領域Ｅに、回路パターンの最小単位のチップが複数配置されてチップレイアウトＦが形成され、該チップレイアウトの外周縁と前記レイアウト可能領域の外周縁との間は、１チップ以上の間隔Ｈ，Ｉが形成されている。 - 特許庁

To provide a layout verification device for semiconductor integrated circuit, to verify a layout while applying a design standard different by direction, with respect to an element pattern and area formed on each layer or between layers, in verifying layout data.例文帳に追加

レイアウトデータの検証処理において、レイヤ毎及びレイヤ間で形成される素子の図形と領域について方向毎に異なる設計基準を適用してレイアウト検証処理を可能にする半導体集積回路のレイアウト検証装置を提供する。 - 特許庁

In the semiconductor integrated circuit layout pattern verification method for collating a net list 1 with a net list 2 including a parasitic element extracted from a layout pattern, a net list 3 is prepared by removing the parasitic element from the net list 2 and the net list 1 is collated with the net list 3 to judge whether the layout pattern is prepared on the basis of the net list 1 or not.例文帳に追加

ネットリスト１とレイアウトパターンより抽出された寄生素子を含むネットリスト２とを照合する半導体集積回路のレイアウトパターン検証方法において、前記ネットリスト２から寄生素子を取り除いたネットリスト３を作成し、前記ネットリスト１と前記ネットリスト３を照合することにより、レイアウトパターンが前記ネットリスト１通りに作成されているかを判定する。 - 特許庁

An exposure apparatus for projecting an original plate pattern on a substrate to expose the substrate is provided with a layout-determining section (step 213) for determining a shot layout, on the basis of surface profile data showing the surface profile of the substrate to be exposed; and an exposure section for exposing the substrate, in accordance with the shot layout determined by the layout-determining section.例文帳に追加

原版のパターンを基板に投影して該基板を露光する露光装置は、露光すべき基板の表面形状を示す表面形状データに基づいてショットレイアウトを決定するレイアウト決定部（ステップ２１３）と、該レイアウト決定部によって決定されたショットレイアウトに従って基板を露光する露光部とを備える。 - 特許庁

The second light source shape is such a light source shape that optimizes processing tolerance for forming an on-substrate pattern adapted to a pattern layout formed on the semiconductor device and adapted to at least the two pattern layouts.例文帳に追加

第２の光源形状は、前記半導体装置に形成するパターンレイアウトおよび前記少なくとも２つのパターンレイアウトに応じた基板上パターンを形成する際のプロセス裕度が最適化される光源形状である。 - 特許庁

Along with the above steps, width-corrected pattern data as the data after correcting the optical proximity effect relating to width are created (S8, S10) by sliding the outline of the layout pattern shown by the design pattern data.例文帳に追加

これと並行して、設計パターンデータが示すレイアウトパターンの外郭線を平行にスライドさせることにより、幅に関する光近接効果を補正した後のデータである幅補正後パターンデータを生成する（Ｓ８及びＳ１０）。 - 特許庁

To provide a method for forming a layout pattern capable of reducing the number of characters on an aperture and reducing the number of times of irradiation of beams.例文帳に追加

アパーチャ上のキャラクタ数の低減とビームの照射回数の低減が可能なレイアウトパターンの作成方法を提供する。 - 特許庁

To provide a layout pattern verification device capable of verifying the locations of transistors even if there are a huge number of transistors.例文帳に追加

膨大な数のトランジスタが配置されていても、トランジスタの配置位置を検証することができるレイアウトパターン検証装置を得る。 - 特許庁

To provide a method for manufacturing a semiconductor device by which whether a design layout pattern is good or not can be discriminated and a clear guideline for correction is presented.例文帳に追加

設計レイアウトパターンの良否判定が可能で修正指針の明確な半導体装置の製造方法を提供する。 - 特許庁

To provide a layout pattern preparing method, capable of reducing the number of characters on an aperture and reducing the number of irradiation times of beams.例文帳に追加

アパーチャ上のキャラクタ数の低減とビームの照射回数の低減が可能なレイアウトパターンの作成方法を提供する。 - 特許庁

To provide an apparatus for forming a layout pattern which can reduce the number of characters on an aperture and reduce the frequency of irradiation with a beam.例文帳に追加

アパーチャ上のキャラクタ数の低減とビームの照射回数の低減が可能なレイアウトパターンの作成装置を提供する。 - 特許庁

(S2) After a dummy forbidden region is formed on the layout data of an actual pattern, the prepared dummy constituents are arranged all over the data.例文帳に追加

実パターンのレイアウトデータ上にダミー禁止領域を設けた後、用意したダミー構成要素をデータ全面に配置する（Ｓ２）。 - 特許庁

First, an antenna ratio extracting section 10 extracts an antenna ratio Ri from a temporarily designed layout pattern for each of various plasma steps.例文帳に追加

まず、暫定的に設計された各プラズマ工程のレイアウトパターンから、アンテナ比抽出部１０によりアンテナ比Ｒiを抽出する。 - 特許庁

To provide a correcting device and correcting method for layout pattern data, the data amount of which is economized while the data is processing and while the data is output.例文帳に追加

処理時、出力時におけるデータ量の節約されたレイアウトパターンデータの補正装置、及び補正方法を提供する。 - 特許庁

To accurately and reliably correct a layout pattern in a very short period of time in handling a minimum area design rule violation in a diagram unit.例文帳に追加

図形単位での最小面積デザインルール違反に対して、大幅に短時間で正確かつ確実にレイアウトパターンを修正する。 - 特許庁

(2) A word co-occurrence likelihood and a layout pattern co-occurrence likelihood are calculated for each combination of labels of vertically and laterally adjacent character strings.例文帳に追加

(2) 上下、左右の近傍の文字列のラベルの組合せに対し、単語共起尤度と、レイアウトパターン共起尤度を計算する。 - 特許庁

METHOD FOR ESTIMATING FILM THICKNESS, LAYOUT DESIGN METHOD, MASK PATTERN DESIGNING METHOD FOR EXPOSING MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法 - 特許庁

To provide a method for carrying out simulation in an actual element configuration by creating a netlist reflecting a layout pattern of elements.例文帳に追加

素子のレイアウトパターンを反映したネットリストを作成することで実際の素子構成でシミュレーションを行う方法を提供する。 - 特許庁

A typical sento is structured as follows (the layout shows the most popular pattern of sento in the Kanto region) 例文帳に追加

ごく一般的な銭湯の構造の例は次のようになっている（なお、この見取り図は関東地方の銭湯に多いパターンである）。 - Wikipedia日英京都関連文書対訳コーパス

When the operator instructs positions where respective fileds included in the commodity information are assigned, a pattern file creating part 24 creates pattern files peculiar to respective commodity information according to the positions and a layout preparing part for printing 26 produces layout pictures by assigning commodity information corresponding to the created pattern files.例文帳に追加

オペレータが商品情報が有する各フィールドを割り当てる位置を指示すると、パターンファイル作成部２４は、それに従って各商品情報に固有のパターンファイルを作成し、印刷用レイアウト作成部２６が作成されたパターンファイルに対応する商品情報を割り当てることによりレイアウト画像を作成する。 - 特許庁

In a layout pattern preparing process, a plurality of layout patterns of bearing walls for the exterior walls and/or partition walls are prepared on the basis of the set plane shape and the number of required bearing walls in each direction.例文帳に追加

配置パターン作成工程では、設定された平面形状及び各方向の必要耐力壁数に基づいて外壁及び、又は間仕切り壁に対する耐力壁の複数の配置パターンを作成する。 - 特許庁

In a layout pattern preparing process, a plurality of layout patterns of the bearing walls for the external walls or partition walls are prepared based on the set plane shape and the set number of required bearing walls in each direction.例文帳に追加

配置パターン作成工程では、設定された平面形状及び各方向の必要耐力壁数に基づいて外壁及び、又は間仕切り壁に対する耐力壁の複数の配置パターンを作成する。 - 特許庁

To provide a function of reporting a layout portion exceeding an allowable current value by using wiring and contacts on a layout pattern as verification objects in regard to an allowable current value of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の許容電流値において、レイアウトパターン上の配線およびコンタクトを検証対象にし、許容電流値を超えるレイアウト個所をレポートする機能を提供する。 - 特許庁

To provide a mask layout forming method for an electron beam exposure for reducing generated slivers when a fracture process is implemented so as to transfer a layout including a diagonal line pattern on a photomask.例文帳に追加

斜線パターンを含むレイアウトをフォトマスク上に転写するためにフラクチャー過程を行うとき、スライバーの発生を減少できる電子ビーム露光のためのマスクレイアウト形成方法を提供する。 - 特許庁

To provide a semiconductor device capable of increasing the number of wiring that can be formed in a predetermined region including a contact pad and having a pattern layout that can improve a degree of freedom in layout design.例文帳に追加

コンタクトパッドを含む所定領域内に形成できる配線数を増加させることができ、設計レイアウトの自由度を向上させることができるパターンレイアウトを有する半導体装置を提供する。 - 特許庁

Differences among predicted pattern data are detected by predicting a plurality of finish patterns in accordance with a plurality of different pattern forming process conditions and/or a plurality of verification layout pattern data and by performing figure operation on the predicted plurality of finished pattern data.例文帳に追加

複数の異なるパターン形成プロセス条件、及び／又は、複数の検証レイアウトパターンデータに対応して複数の仕上がりパターンを予測し、予測された複数の仕上がり予測パターンデータを図形演算することにより、予測パターンデータ間の相違箇所を検出する。 - 特許庁

In the drawing method, data 1 are read as pattern layout data and data 2 are read as a drawing information in a step S_1 to produce a path figure, showing the profile of the boundary part and a pattern in the boundary part (shown as an original pattern hereinafter) upon producing the pattern data for drawing the boundary part.例文帳に追加

本方法では、境界部描画用のパターンデータを作成する際、ステップＳ_１ で、パターンレイアウトデータとしてデータ１を、描画情報としてデータ２を読み込み、境界部の輪郭及び境界部内のパターン（以下、元パターンと言う）を示すパス図形を生成する。 - 特許庁

The apparatus for checking the drawing of the exposure pattern obtained from exposure pattern data formed by data conversion of the layout design data of a semiconductor device has a hierarchical structure information extraction section 102, an exposure pattern data hierarchy section 106 and an exposure pattern data display section 109.例文帳に追加

半導体装置のレイアウト設計データをデータ変換してなる露光パターンデータから得られる露光パターンの検図装置であり、階層構造情報抽出部１０２、露光パターンデータ階層化部１０６及び露光パターンデータ表示部１０９を備えている。 - 特許庁

To provide a layout of a word activation block which expands the flexibility of the layout of a peripheral element region surrounding a memory cell array, and provide an internal pattern layout of a semiconductor memory device capable of wiring for a word active signal without increasing the chip size.例文帳に追加

メモリセルアレイ周辺の周辺素子領域の配置の自由度を広げるワード活性化ブロックの配置を提供することと、チップサイズを大きくすることなく、ワード活性信号の配線を行なうことのできる半導体メモリ装置の内部パターン配置を提供すること。 - 特許庁

In a rating process, all the layout patterns prepared in the pattern preparing process are rated based on the preset degree of column adjacency, degree of planar dispersion and degree of vertical dispersion in every direction to rate each layout pattern.例文帳に追加

点数付け工程では、配置パターン作成工程で作成された全ての配置パターンに対し、各方向毎に、予め設定された柱隣接度，平面的分散度，立面的分散度に基づいて点数付けを行うことで、各配置パターン毎に点数を付ける。 - 特許庁

The photomask has a plurality of layout pattern regions 12-1, 12-2 to be used in different exposure processes for one kind of semiconductor product and a light shielding zone region 13 separating the above plurality of layout pattern regions on a single substrate 11.例文帳に追加

フォトマスクは、１つの半導体製品の異なる露光工程で用いられる複数のレイアウトパターン領域１２−１，１２−２と、前記複数のレイアウトパターン領域を分離する遮光帯領域１３とを単一の基板１１に備えることを特徴としている。 - 特許庁

The method for marking a lens includes: a patterning process for forming a layout pattern having machining information of the lens 1 on an ink receiving board 41 with a planar surface; and a transfer process for transferring the layout pattern formed by the patterning process to the surface of the lens 1.例文帳に追加

表面が平面状のインク受板４１にレンズ１の加工情報を有するレイアウトパターンを形成するパターニング工程と、このパターニング工程で形成された前記レイアウトパターンを前記レンズ１の表面に転写する転写工程と、を有するレンズのマーキング方法。 - 特許庁

A layout pattern is divided into processing unit regions PUF1, and a margin M1 is set in each of those processing unit regions, and a pattern included in the processing unit region PUF1 having the margin M1 is extracted.例文帳に追加

レイアウトパターンを処理単位領域ＰＵＦ１に区切り、各処理単位領域にマージンＭ１を設定し、マージンＭ１をもつ処理単位領域ＰＵＦ１に含まれるパターンを抽出する。 - 特許庁

Correction portion data are created (S4, S6) to specify a correction portion in a layout pattern where a figure is to be modified to correct an optical proximity effect based on design pattern data.例文帳に追加

設計パターンデータに基づいて、レイアウトパターンのうち光近接効果を補正するために形状を変えるべき補正部分を特定する補正部分データを生成する（Ｓ４及びＳ６）。 - 特許庁

To provide a pattern layout method wherein the enhancement of design accuracy, shortening of a designing period, and reduction of design error are made possible by creating an exposure pattern to be transferred onto a substrate by exposure.例文帳に追加

基板上に露光される露光パターンを作成することにより、設計精度の向上、設計期間の短縮、設計ミスの低減が可能となったパターンレイアウト方法を提供する。 - 特許庁

The pattern layout device finds critical areas from each state of the wiring patterns of 21A and 21B accurately and effectively, which are overlapped with and caused by a dust pattern 22 at different places.例文帳に追加

配線パターン21A ，21B 上の互いに異なる位置にそれぞれ発生させたダストパターン22の、配線パタ−ン21A ，21B との重なり状態からクリティカルカルエリアを正確かつ効率的に求める。 - 特許庁

To prevent size valuation due to difference in a mask pattern layout when a linear pattern of a gate electrode/wiring or metal-wiring of a MOS transistor.例文帳に追加

ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止する。 - 特許庁