「pattern layout」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a method for detecting a transistor with a low withstand voltage to which a high voltage signal is supplied during verification of a layout design pattern.例文帳に追加

設計レイアウトパターンの検証の際に高電圧信号が接続される低耐圧トランジスタを検出する方法を提供する。 - 特許庁

To provide a design method for a dummy pattern applicable to an IC, where no automatic layout/wiring is used and a wiring data which is manually corrected.例文帳に追加

自動配置配線を用いないＩＣや手修正を行った配線データに適用できるダミーパターンの設計方法を提供する。 - 特許庁

To provide a method of creating a design layout of a semiconductor device that can modify design pattern at a high-speed and with high accuracy.例文帳に追加

高速高精度に設計パターンを修正することが可能な半導体装置の設計レイアウト作成方法を提供すること。 - 特許庁

Thereafter, the picture processor refers to the buffer picture 25 and confirms the position relations between elements to recognize the layout pattern in the picture.例文帳に追加

その後、バッファ画像２５を参照し、エレメント間相互の位置関係を確認することにより画像中の配置パターンを認識する。 - 特許庁

To provide a method for enhancing the efficiency of the proximity correction of a pattern forming process in terms of given chip layout design, and constitution therefor.例文帳に追加

所与のチップ・レイアウト設計に関するパターン形成プロセスの近接補正の効率を高める方法および構成を提供すること。 - 特許庁

Dispersions corresponding to a layout pattern and arrangement of elements used in the semiconductor device are mathematized into a mathematical expression including parameters (S110).例文帳に追加

まず、半導体装置に用いられる素子のレイアウトパターンおよび配置に対応したバラツキを、パラメータを含む数式に数式化する（Ｓ１１０）。 - 特許庁

The extracted pattern is divided into at least two as necessary in the processing unit region PUF1 having the margin M1, and the parts overlapped with a pattern 40 for verification having the same pattern arrangement as the layout pattern of the divided patterns 21 and 22 are defined as arrangement patterns 31 and 32.例文帳に追加

マージンＭ１をもつ処理単位領域ＰＵＦ１において、抽出したパターンを必要により少なくとも２つに分割し、分割後の分割パターン２１，２２のうち、レイアウトパターンと同じパターン配置をもつ検証用パターン４０と重なる部分を配置パターン３１，３２とする。 - 特許庁

In a mask pattern correction method according to an embodiment, a mask pattern correction amount for a reference flare value is calculated as a reference mask correction amount for every type of pattern within a layout, and a change amount of the mask pattern correction amount corresponding to a change amount of a flare value is calculated as change amount information.例文帳に追加

実施形態のマスクパターン補正方法では、レイアウト中のパターンの種類毎に、基準フレア値におけるマスクパターン補正量を基準マスク補正量として算出するとともに、フレア値の変化量に対するマスクパターン補正量の変化量を変化量情報として算出する。 - 特許庁

The resistance value parasitic on the wiring is reduced by expanding the wiring width in the layout to a designated wiring width within the range of a layout criterion by giving information on the maximum wiring width, and processing priority to the wiring in the design drawing of the circuit or the wiring pattern in layout data.例文帳に追加

回路設計図中の配線又はレイアウトデータ中の配線図形に対して最大配線幅及び処理優先度の情報を与えることでレイアウトルール違反を生じない範囲内でレイアウト中の配線幅を指定配線幅まで拡大し、配線に寄生する抵抗値を低減する。 - 特許庁

A defective portion of a wafer process on a design layout can be extracted by specifying design restriction conditions according to the number of vertexes in a polygonal figure included in a given region of the design layout pattern, as well as the photomask data of the pattern is corrected.例文帳に追加

設計レイアウトパタンの任意の領域内に含まれるポリゴン図形の頂点数に応じた設計制約条件を規定し、該当パタンを抽出することで、設計レイアウト上のウェハプロセスの不具合箇所抽出を可能にするとともに、該当パタンのフォトマスクデータ補正を実施する。 - 特許庁

Contents to be contained in each page are arranged according to the alloting rule R of the extracted grid pattern to form a rough layout.例文帳に追加

そして、抽出されたグリッドパターンの割付ルールＲにしたがって、各ページに含むべきコンテンツが配置され、概略レイアウトが生成される。 - 特許庁

To provide a protective circuit for a field effect transistor having a configuration to be manufactured without increasing constraints on a pattern layout and processes.例文帳に追加

パターンレイアウトに対する制約及びプロセス工程を増やすことなく作製できる構成の電界効果トランジスタの保護回路を提供する。 - 特許庁

To provide a layout pattern data correction apparatus which decreases a data quantity by preventing the occurrence of microprojections, dig in and level difference graphics by an OPC.例文帳に追加

ＯＰＣによる微小な突起、掘りこみ、段差図形の発生を防止し、データ量を削減するレイアウトパターンデータ補正装置を提供する。 - 特許庁

A terminal specification part 222 specifies a terminal connected to the ground pattern, which is owned by a connector located in the printed circuit board, by referring to the layout information.例文帳に追加

端子特定部222は、レイアウト情報を参照して、プリント基板に配置されるコネクタが有する、グラウンドパターンに接続される端子を特定する。 - 特許庁

Furthermore, after that, the characters are freely rearranged, the characters once arranged or rearranged are rearranged to the specified layout pattern.例文帳に追加

さらにその後、文字を自由に再配置したり、一度配置または再配置したものを指定したレイアウトパターンに再配置することも可能である。 - 特許庁

Dimension and shape of each wall paper for which layout is done are obtained, and furthermore, a corresponding part of the determined pattern is arranged on each wall paper.例文帳に追加

そして、レイアウトされた各壁紙の寸法形状を求め、さらに各壁紙の上に上記決定された模様の対応部分を配置する。 - 特許庁

In such a constitution, wiring patterns can be provided in the region on the lower side of the heat radiating fin 2 on the printed substrate 1 thereby enabling the pattern layout to be miniaturized.例文帳に追加

上記プリント基板１の放熱フィン２の下側の領域に配線パターンを設けることが可能となり、パターンレイアウトを小さくできる。 - 特許庁

For a layout pattern allowing printing of all the print target data, preview data are generated to be displayed on a liquid crystal display 55 (S29).例文帳に追加

全ての印刷対象データが印刷可能である配置パターンについて、プレビューデータが生成され、液晶ディスプレイ５５に表示される（Ｓ２９）。 - 特許庁

A plurality of flat cables 16 are successively inserted into the layout jigs 14 on the flat harness assembling bench 10, thereby laying them on a prescribed pattern.例文帳に追加

このフラットハーネス組立盤10上で、複数枚のフラットケーブル16を、配索治具14に順次差し込んで行くことにより、所定のパターンに配索する。 - 特許庁

After verification, a layout pattern including the corrected first group reaching the target and the corrected second group reaching the target is output.例文帳に追加

後に、目標を達成した修正された第一グループと目標を達成した修正された第二グループを含むレイアウトパターンを出力する。 - 特許庁

An electrode region layout 70 is obtained which made up of the tiles 30 to 34 and an exclusive region where the other tiles are excluded according to a pattern rule.例文帳に追加

当該タイル３０〜３４とパターンルールによって他のタイルが排除される排他領域とからなる電極領域レイアウト７０が得られる。 - 特許庁

The first lead part and the second lead part can be electrically connected with the same DUT board since they have the same layout pattern.例文帳に追加

これら第１リード部及び第２リード部は、同一の配置パターンを有するため、同一のＤＵＴボードと電気的に接続することができる。 - 特許庁

The SAP is included in a mask layout for efficient self-alignment of various sub-layouts of a target pattern in a multi-patterning lithography process.例文帳に追加

ＳＡＰは、マルチパターニングリソグラフィ工程中のターゲットパターンの様々なサブレイアウトの効率的なセルフアライメントのためにマスクレイアウト内に含まれる。 - 特許庁

In the next place, in the manufacturing side, the layout pattern stored in the data base is subjected to OPC treatment (S106), and the manufacturability verification is carried out (S107).例文帳に追加

次に、製造側で、データベースに記憶されたレイアウトパターンについて、ＯＰＣ処理を施した後（Ｓ１０６）、製造検証を行う（Ｓ１０７）。 - 特許庁

Then, the design terminal 50 transmits layout information, function information and dot pattern information to a server 5, as form information, to store it in the server 5.例文帳に追加

そして、設計端末５０は、レイアウト情報、機能情報及びドットパターン情報を用紙情報としてサーバ５へ送信し、サーバ５に記憶する。 - 特許庁

To provide a test pattern generating apparatus capable of generating test patterns appropriate to combinations of a plurality of failure models and layout element information.例文帳に追加

複数の故障モデル及びレイアウト要素情報の組合わせに対して適切なテストパターンを作成可能なテストパターン作成装置を提供する。 - 特許庁

SYSTEM/METHOD FOR CHARGED PARTICLE BEAM EXPOSURE, APPARATUS/METHOD FOR PREPARING LAYOUT PATTERN, METHOD FOR MANUFACTURING SEMICONDUCTOR, AND APERTURE例文帳に追加

荷電ビーム露光装置、荷電ビーム露光方法、レイアウトパターンの作成装置、レイアウトパターンの作成方法、半導体装置の製造方法、及び、アパーチャ - 特許庁

To provide a semiconductor device having a layout pattern wherein the relative accuracy of a paired transistor of a circuit of important symmetry and relativity is raised.例文帳に追加

対称性または相対性が重要な回路のトランジスタ対の相対精度を高めたレイアウトパターンを有する半導体装置を提供する - 特許庁

Furthermore, the user is able to freely re-arrange the characters, or rearrange the characters arranged once or rearranged characters with the designated layout pattern.例文帳に追加

さらに、その後、文字を自由に再配置したり、一度配置または再配置したものを、指定したレイアウトパターンに再配置することも可能である。 - 特許庁

A plurality of test patterns prepared by varying the layout area of line-and-space pattern in different levels of factors are formed on a mask substrate by lithographic processes (S1, S2).例文帳に追加

リソグラフィー処理により、ラインアンドスペースパターンの展開面積を水準振りした複数のテストパターンをマスク基板上に形成する（Ｓ１，Ｓ２）。 - 特許庁

A layout data of the mask pattern is acquired, and a first correction map, in which first dimensional correction amounts are respectively set to a plurality of first small regions formed by partitioning the mask pattern arrangement surface in a grid, is formed based on the arrangement of the mask pattern.例文帳に追加

マスクパターンのレイアウトデータを取得し、マスクパターンの配置面を格子状に区分した複数の第１の小領域のそれぞれにマスクパターンの配置に基いて第１の寸法補正量を設定した第１の補正マップを作成する。 - 特許庁

To provide a pattern layout device that effectively and precisely extracts a shape and a critical area value from patterns that is a parameter required for calculating the yield of the wiring pattern.例文帳に追加

ある形状の配線パターンから、その歩留まりを計算するために必要なパラメータであるクリティカルエリアの面積値と形状を効率的かつ高精度に抽出するパターンレイアウト装置を提供する。 - 特許庁

To make it possible to prevent deviation from the design of a lithography pattern that is caused by the switching of lithograph devices, when forming a resist pattern that includes a layout with a minimum line width of 100 nm or less.例文帳に追加

最小線幅が１００ｎｍ以下のレイアウトを含むレジストパターンの形成において、描画装置の切り替え作業に起因する描画パターンの設計からのずれを防止することを可能とする。 - 特許庁

A subset of the target pattern is selected so as to cover all possible diffraction signature groups so that the subset of the target pattern shows at least a part of a design layout for a lithography process.例文帳に追加

ターゲットパターンの部分集合がリソグラフィプロセスのための設計レイアウトの少なくとも一部を表すように、可能な回折シグネチャグループすべてをカバーするようにターゲットパターンの部分集合が選択される。 - 特許庁

During layout of the mask for micromachining the cMUT layer, either the hexagonal pattern or the alignment key is rotated until an axis of symmetry of the hexagonal pattern is aligned with an axis of the alignment key.例文帳に追加

ｃＭＵＴ層を微細加工するためのマスクレイアウト中に、六角形パターンの対称の軸がアラインメントキーの軸と整列するまで六角形のパターン又はアラインメントキーのいずれかが回転される。 - 特許庁

The method for generating the power supply terminal pattern includes the steps of deciding the layout of the inside of the macros, deciding the layout of terminal cores on which positioning of power supply terminals for power supply is based at an uppermost layer of the macros, and generating the pattern of the power supply terminal on the basis of the terminal cores depending on layout information of the macros in a chip.例文帳に追加

本発明による電源端子パターン生成方法は、マクロの内部のレイアウトを決定し、該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する各段階を含むことを特徴とする。 - 特許庁

The layout pattern data correction system for correcting the layout patterns of circuits by using simulation has means (53, 54 and 55) for correcting the layout pattern data in case a difference in level produced by an OPC reaches a prescribed reference value or above, by redividing the edge of the object for correction by repeating the division until the above difference in level attains the reference value or less.例文帳に追加

シミュレーションを用いて、回路のレイアウトパターンを補正するレイアウトパターンデータ補正装置において、ＯＰＣにより発生する段差が、所定の段差の基準値以上となる場合に、段差が段差の基準値未満となるように繰り返し補正対象のエッジを再分割して、レイアウトパターンデータを補正する手段（５３、５４、５５）を有するレイアウトパターンデータ補正装置である。 - 特許庁

The layouts of a sales counter for each commodity defined by the layout of the furniture are divided into respective patterns obtained by changing the layout of the furniture and a price is put to the furniture, etc., in them for symbolization to make a program package based the symolized pattern.例文帳に追加

商品別売場のレイアウトが什器等の配置により確定したものを什器等の配置を変えたパターン毎に分けると共にその中の什器等毎に価格を入れて記号化し、これに基づいてプログラムパッケージ化する。 - 特許庁

A value coding section 105 applies two-dimensional image coding to the combined image, an image layout designation coding section 108 codes a layout pattern of image information, and a frame number coding section 110 codes frame numbers denoting the combined order.例文帳に追加

値符号化部１０５は，結合画像を２次元画像符号化し，画像配置指定符号化部１０８は，画像情報の配置パターンを符号化し，フレーム番号符号化部１１０は，結合した順序を示すフレーム番号を符号化する。 - 特許庁

In regard to device layout data recognized from a real circuit layout 25, the design support device divides into grids each aimed pattern edge in a predetermined area including the device, and decides the validity or invalidity of the edge included in each grid.例文帳に追加

設計支援装置は、実回路レイアウト２５から認識したデバイスのレイアウトデータについて、そのデバイスを含む所定領域内の着目パターンのエッジを格子分割し、各格子に含まれるエッジの有効無効を判定する。 - 特許庁

To provide a semiconductor integrated circuit which can improve layout efficiency and prevent the degradation of element characteristics in a layout pattern in which a function circuit group of a semiconductor integrated circuit extends in one direction.例文帳に追加

半導体集積回路装置の機能回路群をチップ上の１方向に展開するレイアウトパターンにおいて、レイアウト効率を高めると共に、素子特性の悪化を防止することができる半導体集積回路装置を提供すること。 - 特許庁

To provide an electronic apparatus capable of raising a noise immunity by devising an installation of a capacitor, a pattern layout of a printed board and a fashion of arranging IC terminals.例文帳に追加

コンデンサの設置、プリント基板のパターンレイアウト、ICの端子配列の仕方を工夫することにより、耐ノイズ性を向上させることができる電子装置を提供する。 - 特許庁

When a standard display mode is selected, each layout diagram is displayed according to each display color and pattern defined in each physical layer (S4, S7 and S8).例文帳に追加

標準表示モードが選択された場合には、各物理層に定義される各表示色・模様に従って各レイアウト図形が表示される（Ｓ４、Ｓ７、Ｓ８）。 - 特許庁

That is to say, the delay variation due to layout pattern correction can be accurately estimated and a frequency for reverifying timing can be reduced.例文帳に追加

すなわち、本実施形態によれば、レイアウトパターン修正による遅延変動を正確に見積もることができ、タイミングの再検証を行う頻度を削減できる。 - 特許庁

Many kinds of layout patterns for game equipment are previously stored into a pattern memory part 25 and the selection of the layer out patterns is made through an operation part 20c.例文帳に追加

パターン記憶部２５に遊技設備のレイアウトパターンを予め複数種類記憶しておき、操作部２０ｃを通じてレイアウトパターンの選択を受ける。 - 特許庁