「pattern layout」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a generating method capable of generating an appropriate layout pattern with little effort and in a short time, a generating apparatus, a program, a recording medium, and a method of producing a semiconductor integrated circuit device.例文帳に追加

少ない労力で、短時間に、適切なレイアウトパターンを生成することができる生成方法、生成装置、プログラム、記録媒体、半導体集積回路装置の製造方法を提供する。 - 特許庁

The data management device 3 classifies and manages a plurality of masks M based on not an identifier given to each mask M but an identifier id2 given to each layout pattern of the masks M.例文帳に追加

データ管理装置３は、マスクＭ毎に付与された識別子ではなく、マスクＭのレイアウトパターン毎に付与された識別子ｉｄ２に基づいて複数枚のマスクＭを区別して管理する。 - 特許庁

To provide a pattern layout apparatus for liquid crystal display which can surely form a spacer at a necessary part by greatly shortening the design period and improving the design efficiency.例文帳に追加

設計期間が大幅に短縮し設計効率の向上を図って必要な部分に確実にスペーサの発生が可能な液晶表示装置用パターンレイアウト装置を提供する。 - 特許庁

To provide a technology by which the alternation of a layout pattern from the production side is made unnecessary, the design time can be shortened and the yield can be improved in the method for forming a mask.例文帳に追加

マスクの形成方法において、製造側からのレイアウトパターンの変更をなくし、設計工期を短縮するとともに歩留まりの向上を図ることができる技術を提供する。 - 特許庁

The synchronization patterns are divided into a plurality of sets for selecting a set to which the synchronization pattern to be used belongs, thus controlling the switching of the layout of a code block and the embedding system of the addition code.例文帳に追加

また、同期パターンを複数の組に分け、使用する同期パターンが属する組を選択することで、符号ブロックのレイアウトや付加符号の埋め込み方式の切替を制御するようにした。 - 特許庁

The layout pattern includes a flagged critical region which corresponds to a critical region (256, 304) on a reticle or integrated circuit that is susceptible to special inspection or fabrication procedures.例文帳に追加

そのレイアウトパターンは、特殊な検査処理や製造処理を実行すべきレチクル上または集積回路上のクリティカル領域（２５６，３０４）に対応するフラグ付きクリティカル領域を含む。 - 特許庁

Each transistor is recognized on a layout pattern of the hard block, and is collated with a transistor on a netlist in terms of coordinate values to recognize placement of each cell with each instance name.例文帳に追加

このとき、ハードブロックのレイアウトパターン上でトランジスタを認識してネットリスト上のトランジスタと座標値に基づく照合を行い、インスタンス名で各セルの配置が認識できるようにする。 - 特許庁

In step S7003, the width for each wiring of a wiring pattern of input layout data 7001 after wiring is sensed, and the wiring density for each wiring region is sensed.例文帳に追加

工程Ｓ７００３において、配線後の入力レイアウトデータ７００１の配線パターンの配線毎の配線幅を検出したり、配線領域毎の配線密度を検出する。 - 特許庁

At the time of layout of clock wiring of each circuit element, clock wiring having the higher priority is placed in the upper side of the flow of a clock signal and has a shorter wiring pattern length.例文帳に追加

各回路要素のクロック配線をレイアウトする際、上記優先順位の高いクロック配線ほど、クロック信号の流れの上流側に位置し、かつ、配線パターン長が短い。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit for improving the yield of semiconductor integrated circuit chips by forming a pattern of design layout with high accuracy on a wafer.例文帳に追加

設計レイアウトのパターンを精度良くウェハ上に形成することにより半導体集積回路チップの歩留まり向上が可能な半導体集積回路の製造方法を提供する。 - 特許庁

Further, equipotential numbers are added to the post-change layout pattern, and a verification target portion having the same equipotential number as the changed node is extracted with reference to the equipotential numbers.例文帳に追加

また、変更後のレイアウトパタンデータに対して等電位番号を付与して該等電位番号を参照して該変更ノードと同じ等電位番号を持つ検証対象箇所を抽出する。 - 特許庁

To provide a device capable of efficiently and highly precisely realizing cross-talk verification by automatically selecting a coupling capacitance whose influence on a circuit operation should be considered from a circuit operation pattern and layout data.例文帳に追加

回路動作への影響を考慮すべきカップリング容量を回路動作パターンとレイアウトデータから自動的に選択し、効率的で高精度なクロストーク検証が可能な装置を提供する。 - 特許庁

Wiring patterns 3a and 3b are arranged at the both sides of a wiring pattern 2 connecting the data output terminal of a flip flop and the input terminal of a flop flop in the next stage so that cell layout configuration can be realized.例文帳に追加

フリップフロップのデータ出力端子と次段フリップフロップの入力端子を接続する配線パターン２の両隣に、配線パターン３ａ，３ｂを配置するセルレイアウト構成とする。 - 特許庁

The method for designing the layout of a semiconductor device using a standard cell comprises steps (S10, S20) for preparing a standard cell having a capacitor electrode basic pattern at the end, steps (S30, S40) for forming a function circuit pattern by combining a plurality of standard cells, and a step (S50) for forming a capacitor electrode pattern by deforming the capacitor electrode basic pattern.例文帳に追加

スタンダードセルを用いた半導体装置のレイアウト設計方法であって、端部にキャパシタ電極基礎パターンを有するスタンダードセルを準備する工程（Ｓ１０、Ｓ２０）と、スタンダードセルを複数個組合せて機能回路パターンを構成する組合せ工程（Ｓ３０、Ｓ４０）と、キャパシタ電極基礎パターンを変形することにより、キャパシタ電極パターンを形成する工程（Ｓ５０）とを備える。 - 特許庁

A rasterizer module 2013 outputs layout data in which the range of cutting out in image data, the variable magnification of image data and the printing area of the image data on a printing medium are laid out in a manner that makes them the same between image data equal in size on the basis of printing medium information and layout pattern information and generates printing data on the basis of the layout data.例文帳に追加

ラスタライザモジュール２０１３は、印刷媒体情報および割り付けパターン情報を基に、画像データにおける切り出し範囲と、画像データの変倍率と、画像データの印刷媒体上の印刷面積とが画像サイズの等しい画像データ間において同様となるように割り付けた割り付けデータを出力して、その割り付けデータに基づき印刷データを生成する。 - 特許庁

To provide a selecting method of an exposing method in which selection of an exposing technique corresponding to a real chip layout design is realized and required gate line width control is attained, when the exposing method is selected to perform pattern transfer for a mask pattern by the selected exposing method.例文帳に追加

露光方法を選択し、選択した露光方法によりマスクパターンのパターン転写を行う際、実チップレイアウト設計に対応した露光技術の選択を可能にし、要求されるゲート線幅制御を達成できる、露光方法の選択方法を提供する。 - 特許庁

The plurality of reference patterns 12 has the same shape, and the specific pattern 13 is formed in a different shape from the reference patterns 12 or the layout relationship of the specific pattern 13 to the reference patterns 12 is different from the array of the reference patterns 12.例文帳に追加

複数の基準パターン１２が同一形状で形成され、特異パターン１３が基準パターン１２と異なる形状で形成されているか、又は、特異パターン１３の基準パターン１２に対する配置関係が基準パターン１２間の配列と異なっているものである。 - 特許庁

In the region at the upper surface of the recording gap layer 9 to arrange a connecting portion 16 of a thin film coil 16, a bottom-up pattern 41 is formed and a thin film coil 16 is formed on this bottom-up pattern 41 in order to layout the connecting portion 16a.例文帳に追加

記録ギャップ層９の上面であって、薄膜コイル１６の接続部１６ａが配置される領域には、底上げパターン４１が形成され、この底上げパターン４１の上に接続部１６ａが配置されるように薄膜コイル１６が形成されている。 - 特許庁

This system/method inputs the input image data rendered by the display system, applies a gamma table to the input image data, in order to create the first mediation image data, and applies a dithering pattern including a checker board pattern depending on a subpixel layout of a display.例文帳に追加

、ディスプレイシステムによってレンダリングされた、入力されたイメージデータを入力し、第１媒介イメージデータを生成するために、入力されたイメージデータにガンマテーブルを適用し、ディスプレイのサブピクセルレイアウトに依存するチェッカーボードパターンを含むディザリングパターンを適用する。 - 特許庁

To provide a vehicle headlight that achieves improvement of long-distance visibility in an ordinary light distribution pattern and prevention of glare of on-coming vehicles due to road-face reflection in rainy-weather light distribution pattern, and yet, that can achieve cost reduction and improvement in layout versatility of a lighting tool unit.例文帳に追加

通常配光パターンでの遠方視認性の向上と雨天配光パターンでの路面反射による対向車グレア防止を達成しながら、灯具ユニットのコスト低減とレイアウト自由度の向上を図ることができる車両用前照灯を提供すること。 - 特許庁

To provide a noise analysis system and a noise analysis method for automatically detecting a position having risk of generating malfunction due to cross talk noise on a layout pattern of a large-scale integrated circuit.例文帳に追加

大規模集積回路のレイアウトパターンについて、自動的にクロストークノイズによる誤作動が発生する危険性がある箇所を検出するノイズ解析システム、及びノイズ解析方法を提供する。 - 特許庁

To simply provide a pattern layout suitable for each division layer since a superconduction logical integrated circuit is divided into a plurality of layer area parts and constructed to be laminated three-dimensionally.例文帳に追加

超伝導論理集積回路を複数の層領域部分に分割し、３次元的に積層して構築するため、各分割層ごとに適当なパタンレイアウトを簡単に得ることを目的としている。 - 特許庁

A layout control section 16 allocates the total output current in accordance with the applied pattern, and instructs the magnitude of supplied power to be output from each converter to each of the AC/DC converters 2a, 2b, 2c.例文帳に追加

割付制御部１６は、当該適用パターンに従って総出力電流の割り当てを行い、それぞれの出力すべき供給電流の大きさを各ＡＣ／ＤＣコンバータ２ａ，２ｂ，２ｃに指示する。 - 特許庁

The semiconductor device including a cell array has provided with a process failure detection circuits, having a layout pattern of the substantially same shape as that of the cell of the cell array in a dummy region provided in the periphery of the cell array.例文帳に追加

セルアレイを含む半導体装置において、セルアレイの周囲に設けられたダミー領域にセルアレイのセルと略同一形状のレイアウトパターンを有するプロセス不良検出回路を設ける。 - 特許庁

The correcting device performs OPC of matching finished dimension by simulation within a movable range of a correcting object edge in which the process margin is secured and predicts a finished layout pattern at high speed and with high accuracy.例文帳に追加

この補正装置は、プロセスマージンを確保できる補正対象エッジの移動可能範囲内で、シミュレーションにより仕上がり寸法合わせのＯＰＣを行い、仕上がりレイアウトパターンを高速、高精度で予測する。 - 特許庁

A bookstore accesses the print company server to select the desired layout pattern and contents, arranges the contents on desired positions, and then transmits the order information to the print company server 2.例文帳に追加

書店からは、印刷会社サーバーにアクセスして所望の割付パターンおよびコンテンツを選択し、所望の位置に配置を行った後、印刷会社サーバー２に対して発注情報を送信する。 - 特許庁

At this point, the layout pattern of the dummy active layers D1 is nearly coincident with that of the dummy gate electrodes D2, and the dummy gate electrodes D2 are arranged on the dummy active layers D1 overlapping accurately with them.例文帳に追加

ここで、ダミー活性層Ｄ１の配設パターンと、ダミーゲート電極Ｄ２の配設パターンとがほぼ一致し、ダミー活性層Ｄ１の上部にダミーゲート電極Ｄ２が正確に重なるように配設されている。 - 特許庁

The interlayer insulation film between the electric field impressing fuse Fa and the laser fuse Fb incorporates the layout of a passivation film 24b to prevent laser damage due to pattern formation from the first layer metal wiring.例文帳に追加

電界印加フューズＦａとレーザフューズＦｂの間の層間絶縁膜中には第１層メタル配線層を用いてパターン形成されたレーザダメージを防止するための保護膜２４ｂが配置される。 - 特許庁

To provide a semiconductor integrated circuit capable of suppressing an increase in the number of transistors effectively, setting a large current ratio, and restraining an increase in area occupied by the layout pattern.例文帳に追加

トランジスタの個数の増加を有効に抑制しながら、電流比を大きく設定することができ、そのレイアウトパターンが占める面積の増加を抑えることができる半導体集積回路を提供すること。 - 特許庁

To provide a system and a program for controlling a cell bench capable of promptly responding to change of a layout pattern including change of the number of component boxes provided to the cell bench.例文帳に追加

セル作業台に備えられる部品箱の数の変更を含むレイアウトパターンの変更に迅速に対応することができるセル作業台制御システムおよびセル作業台制御プログラムを提供する。 - 特許庁

The circuit design (250, 300) is stored on a computer readable medium and contains an electronic representation of a layout pattern (260, 258, 302) for at least one layer of the circuit design on an integrated circuit.例文帳に追加

回路設計図（２５０，３００）は、コンピュータ可読媒体上に格納され、集積回路上の回路設計図のうち少なくとも一層のレイアウトパターン（２６０，２５８，３０２）の電子表象を含む。 - 特許庁

To restrain generation of delay variation between the respective cells which is caused by generation of variation of device profile under impact of diffracted light at the time of exposure, imprint, etc., depending on a layout pattern of each standard cell.例文帳に追加

各スタンダードセルのレイアウトパターンに依存して、例えば露光、転写時の回折光などの影響によりデバイス形状にばらつきが生じ、各セル間で遅延ばらつきが生じることを抑制する。 - 特許庁

To increase the freedom degrees of a lamp layout of a vehicular cornering lamp and vehicle design, and to increase a luminous flux utilization ratio for light emitted from a light source, in a vehicular cornering lamp for forming a horizontally-long light distribution pattern.例文帳に追加

横長配光パターンを形成する車両用コーナリングランプにおいて、その灯具レイアウトや車両デザインの自由度を高め、かつ光源からの出射光に対する光束利用率を高める。 - 特許庁

To provide a method for forming a mask by which the dimensional unevenness of etching rate of a chromium film due to fogging and the area of a resist can be suppressed independently of the pattern layout of LSI.例文帳に追加

Fogging及びレジスト面積に起因したクロム膜のエッチングレートの寸法バラツキを、ＬＳＩのパターンレイアウトに依存せずに抑制することができるマスクの形成方法を提供することを目的とする。 - 特許庁

In DRC verification carried out following addition of a partial change to post-verification layout pattern data, a verification target portion of the DRC verification is identified from the changed portion by means of equipotential tracking.例文帳に追加

検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うＤＲＣ検証において、変更箇所から等電位追跡を用いてＤＲＣ検証の検証対象箇所を特定する。 - 特許庁

To provide photomask data correction techniques to extract a defective portion of a wafer process on a design layout and to compensate resolution failure of a resist pattern in a lithography process for manufacturing a semiconductor.例文帳に追加

設計レイアウト上のウェハプロセスの不具合箇所抽出を可能とするとともに、半導体製造リソグラフィ工程におけるレジストパタン解像不良を補うフォトマスクデータ補正技術を提供する。 - 特許庁

In drawing data D3, masks M having the same layout pattern P2 are designated by the same identifier id2, which reduces the burden of creating the drawing data D3.例文帳に追加

また、描画データＤ３中においても、同一のレイアウトパターンＰ２を有するマスクＭは同一の識別子ｉｄ２で指定されるため、描画データＤ３の作成にかかる負担も低減させることができる。 - 特許庁

A loop-shaped sealing ring 60 is arranged in scribe-line regions, and a part of a p-type semiconductor region 35, included in the sealing ring 60, extends to a layout pattern region lying in the inside of the chip.例文帳に追加

スクライブライン領域に環状のシールリング６０が設けられており、シールリング６０に含まれるｐ型半導体領域３５の一部がチップの内側のレイアウトパターン領域にまで延在している。 - 特許庁

To provide a thin-film semiconductor element which has no matching margin in formation of a contact and wiring to greatly improve a degree of integration, and has increased flexibility of a layout pattern, and to provide a method for manufacturing the same.例文帳に追加

コンタクトおよび配線形成時の合わせマージンがゼロであり、集積度を大幅に向上し、パターンレイアウトの自由度の拡大を可能とする薄膜半導体素子及びその製造方法を提供する。 - 特許庁

In a screen printing method for performing printing on a substrate 7 using a rectangular frame-like printing pattern 4 formed on a screen printing plate 1 as an opening, the printing is performed by making a layout so that one corner among four corners of the printing pattern 4 becomes the end of the printing pattern 4 in the scanning direction of a squeegee 6.例文帳に追加

スクリーン版１に開口部として形成された矩形枠状の印刷パターン４を用いて、基板７上に印刷を行なうためのスクリーン印刷方法において、前記印刷パターン４の４つのコーナーのうち１つのコーナーがスキージ６の走査方向における前記印刷パターン４の終点となるようにレイアウトを行って印刷する。 - 特許庁

In order to estimate a delay variation value by using the information on the correlation between a variation and delay variation classified for each kind of pattern changes stored in the correlation database 3 beforehand, it can be determined in a short time period whether timing should be verified again after correcting a layout pattern.例文帳に追加

予め相関関係データベース３に格納されたパターン変更の種類ごとに分類された変動量と遅延変動の相関関係情報を用いて遅延変動値を見積もるため、レイアウトパターン修正後に再度のタイミング検証が必要かどうかを短時間で判別できる。 - 特許庁

The method has a process of laying out a trench pattern along the <100> orientation of a (100) silicon substrate, a process for forming a trench in the (100) silicon substrate, based on the trench pattern which is subjected to layout and a process for annealing the (100) silicon substrate, wherein the trench is formed in a low-pressure reducing atmosphere.例文帳に追加

（１００）シリコン基板の＜１００＞方向に沿ってトレンチパターンをレイアウトする工程と、レイアウトされたトレンチパターンに基づき、（１００）シリコン基板にトレンチを形成する工程と、トレンチの形成された（１００）シリコン基板を、低圧還元雰囲気中でアニールする工程を備える。 - 特許庁

Moreover, the MOSFET is formed into a constitution such that the shape of a planar layout is formed into a mesh shape, a non-trench etching region is left within a trench etching region on a mesh pattern of island shape or into a shape of pleats, and trench etching region is formed within the non-trench etching region on the mesh pattern insularly or into a shape of pleats.例文帳に追加

また、平面的なレイアウト形状をメッシュ形状とし、メッシュパターンのトレンチエッチング領域の中に非トレンチエッチング領域を島状や襞形状に残したり、メッシュパターンの非トレンチエッチング領域の中にトレンチエッチング領域を島状や襞形状に形成した構成とする。 - 特許庁

The data processor 1 is further equipped with a process time calculating unit 4, wherein the process time calculating unit 4 calculates the data process time for expanding/synthesizing the data of the layout data A to C by using multiple regression formula with the data relating to the "single pattern" and the "repetitive pattern" as variables.例文帳に追加

データ処理装置１はさらに処理時間演算部４を備え、この処理時間演算部４は、上記「単独図形」および「繰り返し図形」に関するデータを変数とする重回帰式を用いて、レイアウトデータＡ〜Ｃのデータを展開・合成するデータ処理の処理時間を算出する。 - 特許庁

In a computer system, the user keeps an password image 101 and a designation order 107 in mind, where the password image 101 is composed of an image pattern 103 which is not a character string of a registered password itself and can be formed by a keyboard layout, and an image sequence 105 which shows a key input order in forming the image pattern.例文帳に追加

ユーザは、登録パスワードの文字列そのものではなく、キーボードのキー配列で形成可能なイメージ・パターン１０３と、イメージ・パターンを形成するときのキーの入力順序を表すイメージ・シーケンス１０５からなるパスワード・イメージ１０１、および指定順位１０７を記憶する。 - 特許庁