「pattern layout」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

In a condition input process 109, a layout pattern division condition 108 such that a plurality of specific layout patterns having circuit characteristics to be made identical are included is input.例文帳に追加

条件入力工程１０９では、回路特性を同一に合わせるべき特定のレイアウトパターンが複数含まれるようなレイアウトパターン分割条件１０８を入力する。 - 特許庁

The layout data of alignment marks on each layer are arranged so that the layout data about the alignment marks on the first and fifth layers may overlap each other in the transversal and longitudinal directions of a chip 1 of an IC pattern.例文帳に追加

ＩＣパタ−ンであるチップ１の横方向及び縦方向に各層におけるアライメントマ−クのレイアウトデ−タを例えば１層と５層と重なるように配置する。 - 特許庁

In a product design step, chip layout data of a product to which the CP pattern (33) is applied is created with reference to the layout of the macro cell of the cell design library (4).例文帳に追加

製品設計段階において、セル設計ライブラリ（４）のマクロ・セルのレイアウトを参照してＣＰパターン（３３）を適用した製品のチップレイアウトデータを作成する。 - 特許庁

The pattern layout is compared with the two-dimensional map so as to calculate evaluation values in portions of the layout coincident with the first evaluation region and the second evaluation region.例文帳に追加

パターンのレイアウトを２次元マップと比較して、レイアウトのうち第１の評価領域及び第２の評価領域と合致する部分について評価値を算出する。 - 特許庁

A specification setting part 15a sets specifications about layout of layout pattern to be arranged in each layer of the semiconductor integrated circuit, on the basis of a three-dimensional structure of the layer, and a verification processing part 15b verifies whether the layout pattern of each layer of the semiconductor integrated circuit meets specifications or not.例文帳に追加

スペック設定部１５ａは、半導体集積回路の各レイヤの３次元構造に基づいて、各レイヤに配置されるレイアウトパターンのレイアウトに関するスペックを設定し、検証処理部１５ｂは、半導体集積回路の各レイヤのレイアウトパターンがスペックを満たしているかどうかを検証する。 - 特許庁

A de-spooler 506 in an internal spool processing part 501 of a printer driver 203 calculates layout pattern based on each logical page information of print data, and the layout count and output paper size in print setting information, and generates print data based on the calculated layout pattern.例文帳に追加

プリンタドライバ２０３の内部スプール処理部５０２内のデスプーラ５０６は、印刷データの各論理ページ情報及び印刷設定情報内のレイアウト数，出力用紙サイズに基づいて、レイアウトパターンを算出し、該算出されたレイアウトパターンに基づいて印刷データを生成する構成を特徴とする。 - 特許庁

A judging picture table 13 correlating the pattern of a judging picture with document layout information of the effective area corresponding to the pattern is prepared in advance.例文帳に追加

予め判定画像のパターンと当該パターンに対応する有効領域の文書レイアウト情報とを対応付けた判定画像テーブル１３を用意しておく。 - 特許庁

To satisfactorily achieve automatic generation of a wiring pattern by making it possible to properly select a processing mode in determining the layout pattern of wiring.例文帳に追加

配線のレイアウトパターンを決定する際の処理モードを適宜選択し得るようにして、配線パターンの自動生成を良好に行えるようにする。 - 特許庁

One test pattern is divided into a plurality of blocks and deployed, optimal block layout is performed in accordance with a size of a recording medium, and the test pattern is deployed.例文帳に追加

１つのテストパターンを複数ブロックに分割して展開し、記録媒体のサイズに応じて最適なブロックレイアウトを行い、テストパターンを展開する - 特許庁

When a circuit and layout are designed, a circuit pattern region of one semiconductor chip is divided into element regions for calculating the pattern density in each element region.例文帳に追加

回路設計及びレイアウト設計時に、１つの半導体チップの回路パターン領域を要素領域に分割し、各要素領域内のパターン密度を算出する。 - 特許庁

When a variation in the pattern density per the calculated unit region is within a tolerance, the circuit pattern and layout can be used as they are.例文帳に追加

その算出された単位領域あたりのパターン密度のばらつきが許容値の範囲内であれば、そのまま回路パターンと回路レイアウトで良いことになる。 - 特許庁

At this time, the orderer 10 assigns and checks a design pattern of the photographic postcard and a layout pattern of the image on a screen of a personal computer 1 and places the order.例文帳に追加

このとき、注文者１０は、パソコン１の画面上で、写真はがきのデザインパターンや画像のレイアウトパターンの指定・確認を行い、申込を行う。 - 特許庁

Positions of a phase shifter 106 to a phase shifter 109 are determined based on the layout data with the underlay pattern 102 and the dummy underlay pattern 105 placed.例文帳に追加

下層パターン１０２及びダミー下層パターン１０５が配置されたレイアウトデータを基に位相シフタ１０６から位相シフタ１０９の配置を決定する。 - 特許庁

A layer definition part 26 defines different layer numbers to an oblique wiring pattern and a via cell pattern included in layout data of a semiconductor integrated circuit design, respectively.例文帳に追加

レイヤ定義部２６は、半導体集積回路設計のレイアウトデータに含まれる斜め配線図形とビアセル図形に対し各々異なったレイヤ番号を定義する。 - 特許庁

The developed model is applied to the optical simulation, using the layout design pattern data of a semiconductor integrated circuit to form a light intensity pattern (S21, S22, S23).例文帳に追加

半導体集積回路のレイアウト設計パターンデータを用いる光学シミュレーションに前記モデルを適用して光強度パターンを形成する（Ｓ２１，Ｓ２２，Ｓ２３）。 - 特許庁

To provide a device for creating a mask pattern for creating layout design data capable of improving a data ratio.例文帳に追加

データ率を向上することが可能なレイアウト設計データを生成するマスクパターン生成装置を提供する。 - 特許庁

To provide a method and a device for layout pattern verification determining a short circuit spot by using a simple technique.例文帳に追加

簡易な手法を用いてショート箇所を特定するレイアウトパターンの検証方法及びその装置を提供する。 - 特許庁

METHOD, DEVICE AND PROGRAM FOR FORMING PATTERN LAYOUT FOR LIQUID CRYSTAL DISPLAY DEVICE, AND MEDIUM RECORDING THE PROGRAM例文帳に追加

液晶表示装置用パターンレイアウトの作成方法、その装置、そのプログラム、およびこのプログラムを記録した媒体 - 特許庁

The mark 75 for measurement is synthesized with a region surrounded by the frame graphic 74 for the layout of the circuit pattern 73.例文帳に追加

回路パターン７３のレイアウトに対して枠図形７４で囲まれる領域に測定用マーク７５を合成する。 - 特許庁

To make uniform figure generation in a quadrangle in semiconductor layout pattern generation using a computer.例文帳に追加

コンピュータを利用した半導体レイアウトパターン生成における四角形内の図形発生の均一化を課題とする。 - 特許庁

Two types of standard cells 101 and 151 having all the same layout pattern excepting the interconnect width are prepared.例文帳に追加

配線幅以外は全て同一のレイアウトパターンを備えた２種類のスタンダードセル１０１、１５１が用意される。 - 特許庁

To suppress the variations of the transistor characteristic and gate dimension of a semiconductor device which is caused by the circuit-pattern layout of the semiconductor device.例文帳に追加

半導体装置の回路パターンレイアウトに起因するトランジスタ特性やゲート寸法のばらつきを抑止する。 - 特許庁

The parasitic element extracting portion 13 extracts the parasitic elements on the basis of the layout data in which the pseudo pattern is set.例文帳に追加

寄生素子抽出部１３は、擬似パターンの配置されたレイアウトデータに基づいて寄生素子を抽出する。 - 特許庁

Screen layout information is generated, which is set to superpose the background image, each pattern image and each impact image (U7).例文帳に追加

背景画像、各図柄画像、衝撃画像が重なるように設定された画面構成情報を生成する（Ｕ７）。 - 特許庁

To provide a pattern layout input device that can improve the input efficiency of a resistance element.例文帳に追加

抵抗素子の入力効率を向上させることが可能なパターンレイアウト入力装置を提供することである。 - 特許庁

METHOD FOR MAKING MASK PATTERN, METHOD FOR MAKING LAYOUT, METHOD FOR MANUFACTURING PHOTOMASK, PHOTOMASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 - 特許庁

To provide a layout creation device and a manufacturing method for a semiconductor circuit for preventing occurrence of a pseudo error in checking a design rule due to coexistence of an actual circuit pattern and a dummy pattern in a layout pattern for performing an accurate and reliable design rule check on the actual circuit pattern.例文帳に追加

レイアウトパターンにおける実回路パターンとダミーパターンとの混在に起因したデザインルール・チェック時の擬似エラーの発生を解消して、実回路パターンに対する正確で信頼性の高いデザインルール・チェックを行うことを可能とした半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法を提供する。 - 特許庁

The layout verification device for semiconductor integrated circuit comprises a layout extraction part which extracts a pattern related to elements and wiring formed on each layer from layout data of a semiconductor integrated circuit; and a layout verification part which verifies each directional distance of the element and wiring pattern extracted for each layer by the layout extraction part based on a design standard of the semiconductor circuit.例文帳に追加

半導体集積回路のレイアウト検証装置は、半導体集積回路のレイアウトデータからレイヤ毎に形成される素子及び配線に関わる図形を抽出するレイアウト抽出部と、前記レイアウト抽出部によりレイヤ毎に抽出された素子及び配線の図形の方向毎の距離を、前記半導体集積回路の設計基準に基づいて検証するレイアウト検証部と、を具備する。 - 特許庁

To provide a semiconductor integrated circuit capable of preventing a dummy pattern from bending and preventing a part of the dummy pattern from missing even if a mechanical stress is applied to the dummy pattern during CMP processing and the pattern layout method thereof.例文帳に追加

ＣＭＰ処理においてダミーパターンに機械的ストレスが作用しても、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすることを抑制できる半導体集積回路およびそのパターンレイアウト方法を提供する。 - 特許庁

A pattern editing/correction device 10 comprises a block copy mount data preparing device 11 for a layout, a pattern editing device 12, and a pattern correcting device 13, a block copy mount is prepared from an input label size, and a pattern is arranged.例文帳に追加

絵柄編集／補正装置１０は、レイアウト用版下台紙データ作成装置１１、絵柄編集装置１２及び絵柄補正装置１３からなり、入力されたラベルサイズから版下台紙を作成し、絵柄を配置させる。 - 特許庁

An information extraction section 21 is configured to acquire layout information showing at least a layout of components and conductive layers, a conductor pattern of each of the conductive layers, and a layout of veers electrically connecting the conductive layers on a printed circuit board from a memory.例文帳に追加

情報抽出部21は、プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得する。 - 特許庁

The layout and spaces of the embroidery pattern are determined from the inputted repetition number and the moving quantity in the X-Y directions (S8), and the layout of the repeated embroidery pattern is displayed on the display device (S9).例文帳に追加

入力された繰返し数とコピー図形のＸ方向及びＹ方向の移動量とから、刺繍模様の配置及びそれらの間隔が決定され（Ｓ８）、表示装置に繰返し刺繍模様の配置が表示される（Ｓ９）。 - 特許庁

To provide a method and a device for marking a pattern on a lens of an eye glass wherein an erasable mark such as a layout pattern or the like is marked on a surface of the lens without using an organic solvent by flexibly changing the pattern.例文帳に追加

眼鏡レンズの表面にレイアウトパターン等の消去可能なマークを有機溶剤を使用しないでパターンを柔軟に変更してマーキングできる眼鏡レンズのマーキング方法及び装置を提供する。 - 特許庁

The layout of the test pattern is optimized such that the print medium may be consumed at the minimum when printing the test pattern or the maximal measurement precision may be obtained from the test pattern.例文帳に追加

テストパターンのレイアウトはテストパターンのプリントで可能な限り少ない量のプリント媒体しか消費しないように、あるいはテストパターンから得られる測定結果の精度を最大にするように最適化する。 - 特許庁

A position having a difference between an actual pattern and a layout pattern of a semiconductor integrated circuit is detected (ST11), a characteristic value is corrected only in the position having the difference to perform the characteristic extraction (ST14), and the characteristic extraction is performed from the layout pattern in a position except the position having the difference (ST13).例文帳に追加

半導体集積回路のレイアウトパターンと実パターンとの間に差異がある個所を検出し（ＳＴ１１）、該差異がある個所のみ特性値を補正して特性抽出し（ＳＴ１４）、前記差異がある個所以外は前記レイアウトパターンから特性抽出する（ＳＴ１３）ように構成する。 - 特許庁

Each layout diagram constituting each physical layer and defined display color and pattern with respect to each physical layer are read, and each read layout diagram is displayed on the display device (S1 to S3).例文帳に追加

各物理層を形成する各レイアウト図形と、その各物理層に対して定義済みの表示色・模様を読み込み、その読み込んだ各レイアウト図形を表示装置に表示する（Ｓ１〜Ｓ３）。 - 特許庁

Specifically, a differential figure of pre- and post-change layout pattern data is extracted to extract a changed node from the differential figure.例文帳に追加

具体的には、変更前後のレイアウトパタンデータの差分図形を抽出して該差分図形から変更ノードを抽出する。 - 特許庁

To accurately verify whether L/S (line and space widths) of each line pattern on a mask data agrees with the specification of a mask layout design.例文帳に追加

マスクデータ上の各線パターンのＬ／Ｓがマスクレイアウト設計仕様と合致するかどうかを正確に検証する。 - 特許庁

To sharply shorten a time for DRC (Design Rule Check) verification when already verified layout pattern data are partially changed.例文帳に追加

検証済のレイアウトパタンデータに部分的に変更を加えたときのＤＲＣ検証の時間を大幅に短縮する。 - 特許庁

To determine an evaluation point at an appropriate position with reduced computational complexity when carrying out optical proximity correction on a layout pattern.例文帳に追加

レイアウトパターンに対して光近接効果補正を行う際、少ない演算量で評価点を適正な位置に決定する。 - 特許庁

To provide an improved photomask layout pattern in which a portion that can not be corrected by a conventional OPC method can be corrected.例文帳に追加

従来のＯＰＣ法で補正できない箇所を補正できるような、改良されたフォトマスクレイアウトパターンを提供する。 - 特許庁

As a result, there is obtained the layout of a dummy pattern group wherein the insertion of the dummy patterns is performed effectively while suppressing increase of the data amount required therefor.例文帳に追加

これにより、データ量の増加を抑えた上で効果的にダミーパターンを挿入したダミーパターン群のレイアウトを得る。 - 特許庁

The inkjet recording device has a piping layout capable of measuring the flow-out pattern of waste ink during a suction period using an existing sensor.例文帳に追加

既存のセンサを用いて吸引期間中の廃インクの流出パターンを測定できるような配管配置とした。 - 特許庁

A user selects a pattern of 3-up overlap layout of the plurality of originals and inputs reduction rates of the plurality of originals.例文帳に追加

ユーザは、複数の原稿の重ね３−ｕｐレイアウトのパターンを選択し、複数の原稿の縮小率を入力する。 - 特許庁

To provide a semiconductor device having a layout pattern designed to increase resistance against a reverse current.例文帳に追加

本発明は、逆流電流への耐性を高めるレイアウトパターンを有する半導体装置を提供することを目的とする。 - 特許庁