| 例文 |
random inputsの部分一致の例文一覧と使い方
該当件数 : 29件
The random simulation part 200 inputs the random pattern generated by the random pattern generation part into a circuit to be verified to random-simulate the circuit to be verified.例文帳に追加
ランダムシミュレーション部200は、ランダムパターン生成部が生成したランダムパターンを検証回路に入力することにより、検証回路のランダムシミュレーションをおこなう。 - 特許庁
The CPU 56 inputs a counter value which is latched by the random number determining register 77.例文帳に追加
CPU56は、乱数確定レジスタ77にラッチされたカウンタ値を入力する。 - 特許庁
A fourth reliable node inputs the data from the second XOR node, removes the random number R'' and a random number R''' and outputs cipher text.例文帳に追加
第4の信頼できるノードは、第2のXORノードからのデータを入力し、乱数R´´および乱数R´´´を除去して暗号文を出力する。 - 特許庁
A hash function NH inputs the random number blocks as keys to generate a message authenticator of the generated ciphertext.例文帳に追加
ハッシュ関数NHは,乱数ブロックを鍵入力とし,生成された暗号文のメッセージ認証子を生成する。 - 特許庁
The signer device 200 inputs B1-BL to a signature generating function calculator and transmits generated σ1.0-σL.0, to the unblinder device 300 together with the random number C0.例文帳に追加
AはB_1 ,…,B_L を署名作成関数器へ入力してσ_1,0 ,…,σ_L,0 を生成してC_0 と共にアンブラインダーU_1 へ送る。 - 特許庁
The CPU inputs via an input port data as a random number initial value for judgement latched in the latch circuit.例文帳に追加
CPUは、ラッチ回路でラッチされた判定用乱数初期値としてのデータを入力ポートを介して入力する。 - 特許庁
An elliptic curve random number generator inputs two points P, Q which are two points on an elliptic curve and satisfy P=eQ.例文帳に追加
楕円曲線乱数生成器は、楕円曲線上の2点であってP=eQとなるような2点P、Qを入力とする。 - 特許庁
The pattern generation circuit 30 inputs a random pattern RPAT into input terminals (P1, P2) of the N scan chains (11, 12), respectively.例文帳に追加
パターン生成回路30は、N本のスキャンチェーン(11,12)のそれぞれの入力端子(P1,P2)にランダムパターンRPATを入力する。 - 特許庁
An information input part 105 inputs the number 106 of the processors to be used in parallel processing, the number 107 of the random numbers to be generated by one processor, the number 108 of the kinds of the phase of the random number to be generated and phase kinds information 109 for the respective processors to a random number generation part 101.例文帳に追加
情報入力部105は、乱数生成処理部101に、並列処理で使用されるプロセッサ台数106、1プロセッサが生成する乱数の個数107、生成する乱数の位相の種別数108、プロセッサ別位相種別情報109を入力する。 - 特許庁
A nonlinear filter node group inputs data from the two nodes among the plurality of nodes and outputs the XOR of a key sequence and the random number R, and a second reliable node removes the random number R from the XOR of the key sequence and the random number R input from the nonlinear filter node group and outputs the XOR of a new random number R'' and the key sequence.例文帳に追加
非線形フィルタノード群は、複数のノードのうち、2つのノードからのデータを入力して、鍵系列と乱数RとのXORを出力し、第2の信頼できるノードは、非線形フィルタノード群から入力した鍵系列と乱数RとのXORから乱数Rを除去し、新たな乱数R´´と鍵系列とのXORを出力する。 - 特許庁
The encryption device inputs a numerical value for a predetermined number of times, inputs a numerical value A which is the target of encryption and at least a part of the numerical value X which constitutes a random key at an initial input (S43 and S45), and inputs the numerical values D and X, which have been outputted previously, at subsequent inputs (S45, S57, and S75).例文帳に追加
暗号化装置は、所定回数だけ数値を入力し、初回の入力の際には、暗号化の対象となる数値Aと、ランダムキーを構成する少なくとも一部の数字Xとを入力し(S43およびS45)、以降の回の入力の際には、前回出力された数値Dと、数値Xとを入力する(S45、S57、およびS75)。 - 特許庁
An arithmetic circuit 4 inputs the physical random number of 8 bits, selects (1/P) pieces from numbers from 1 to 2N as the numbers to be winning by an arithmetic operation and prepares a list L.例文帳に追加
演算回路4は8ビットの物理乱数をを入力して、1から2^Nまでの数から(1/P)個を当りになる数として演算により選定しリストLを作る。 - 特許庁
The CPU103 inputs the jackpot random number from the latch circuit and the special pattern game is processed by judging which of the prize winning slots 61A and 62A is won based on the information on the prize winning slot.例文帳に追加
CPU103は、ラッチ回路から大当り乱数を取り込み、入賞口情報に基づいて、いずれの入賞口61A,62Aに入賞があったのかを判別して特図ゲームを処理する。 - 特許庁
A main CPU, when started, starts updating a random number for determining a game for a jackpot and outputs a playable condition signal K1, and waits until the main CPU inputs a game start signal K2 so as not to update the random number of determining the game for a jackpot and to output a first control signal to a subcontrol board.例文帳に追加
メインCPUは、起動すると、大当り判定用乱数の更新を開始すると共に、遊技可能状態信号K1を出力し、その後、遊技開始信号K2を入力するまで、大当り判定用乱数を更新すると共にサブ制御基板に最初の制御信号(開始信号)を出力しないようにして待機した。 - 特許庁
The dummy bits of random number values are inserted into predetermined bits for a signal to be outputted to the outside of a chip, the dummy bits are separated and removed at first, and signal processing is carried out at the chip side which inputs this signal.例文帳に追加
チップ外部へ出力する信号に対して所定のビットに乱数値のダミービットを挿入し、この信号を入力するチップ側では最初にダミービットを分離除去してから信号処理を行なう。 - 特許庁
When the user inputs the password into an ATM, a password input reference screen 8 indicating an arrangement of figures assigned to an operation key at random is by the number of presented colors is displayed on a display part 4.例文帳に追加
利用者がATMに暗証番号を入力する際には、操作キーにランダムに割り当てられた数字の配列を提示色の数だけ色分けして示す暗証番号入力参照画面8が表示部4に表示される。 - 特許庁
A third reliable node inputs plain text and outputs the XOR with the random number R'' and a second XOR node executes the XOR operation of the output of the second reliable node and the output of the third reliable node.例文帳に追加
第3の信頼できるノードは、平文を入力し、乱数R´´´とのXORを出力し、第2のXORノードは、第2の信頼できるノードの出力と第3の信頼できるノードの出力とのXOR演算を行う。 - 特許庁
A session key restoration part 334 inputs bit string information generated by coupling the fourth element information and receiving paring value information indicating the paring value w' in a key derivation function G regarded as random oracles to calculate a hash value.例文帳に追加
セッション鍵復元部334は、第四要素情報と、ペアリング値w’を示す受信ペアリング値情報とを結合して生成したビット列情報を、ランダムオラクルとみなせる鍵導出関数Gに入力し、ハッシュ値を算出する。 - 特許庁
The HDD controller 1 generates data for overwrite configured of random numbers, and inputs the generated data for overwrite and an overwrite erase instruction to write the data for overwrite in the designated address to an HDD (storage part, storage means) 2.例文帳に追加
HDDコントローラ1は、乱数データで構成される上書き用データを生成し、生成した上書き用データ及び指定されたアドレスへ上書き用データを書き込む上書き消去指示をHDD(記憶部、記憶手段)2へ入力する。 - 特許庁
A main CPU, when started, starts updating a random number for determining a game for a jackpot, and outputs a playable condition signal K1, and waits until the main CPU inputs a game start signal K2 so as not to update the random number for determining the game for a jackpot and output a first control signal (start signal) to a subcontrol board.例文帳に追加
メインCPUは、起動すると、大当り判定用乱数の更新を開始すると共に、遊技可能状態信号K1を出力し、その後、遊技開始信号K2を入力するまで、大当り判定用乱数を更新すると共にサブ制御基板に最初の制御信号(開始信号)を出力しないようにして待機した。 - 特許庁
A test controller 13 outputs pseudo-random data to a PLL circuit 12 for transmission, which generates a clock including random jitters, and a serializer 11 converts parallel transmission data Transmit Data into serial transmission data SO, by using the clock, and inputs the serial transmission data to a clock data recovery circuit 22 via a serial loop-back circuit 30 and a multiplexer 24.例文帳に追加
テストコントローラ13から擬似ランダムデータを送信用PLL回路12に出力して、送信用PLL回路12でランダムなジッタを含んだクロックを生成し、シリアライザ11でこのクロックを用いてパラレルの送信データTransmitDataをシリアル送信データSOに変換し、シリアルループバック回路30およびマルチプレクサ24を経由してクロック・データリカバリ回路22に入力する。 - 特許庁
The test device 1 generates N-sets of data packets given respective priorities 1,..., M, sequentially extracts K-sets of data packets at random and supplies them to K-sets of inputs of a relaying device 2 in parallel from K-sets of outputs of the test device 1.例文帳に追加
試験装置1において1...Mまでの各優先度を与えたデータバケットを、各優先度についてN個生成し、順次ランダムにK個のデータパケットをとりだして試験装置1のK個の出力より中継装置2のK個の入力に並列に供給する。 - 特許庁
A game start signal delay circuit outputs a game start signal K2 to the main CPU (transition to a high level condition), after random delay time elapses from the time of input (the time of transition to a high level condition) when the main CPU inputs a playable condition signal K1.例文帳に追加
そして、遊技開始信号遅延回路は、遊技可能状態信号K1を入力すると、入力時(ハイレベル状態に遷移したとき)からランダムな遅延時間経過後、遊技開始信号K2をメインCPUに出力する(ハイレベル状態に遷移させる)ようにした。 - 特許庁
A game start signal delay circuit outputs the game start signal K2 to the main CPU (transition to a high level condition) after a random delay time elapses from the time of input (shift to a high level condition) when the main CPU inputs the playable condition signal K1.例文帳に追加
そして、遊技開始信号遅延回路は、遊技可能状態信号K1を入力すると、入力時(ハイレベル状態に遷移したとき)からランダムな遅延時間経過後、遊技開始信号K2をメインCPUに出力する(ハイレベル状態に遷移させる)ようにした。 - 特許庁
Furthermore, the encryption device inputs the other bit strings divided from the plaintext m and the random number r in a padding function containing one or more hash functions, generates a bit coupling value y, applies a trapdoor one-way replacement function f to the bit coupling value y, and creates a second ciphertext u=f(y).例文帳に追加
さらに、暗号化装置が、平文mから分割された残りのビット列と乱数rとを、1つ以上のハッシュ関数を含むパディング関数に入力し、ビット結合値yを生成し、当該ビット結合値yに対して落とし戸付き一方向性置換関数fを作用させ、第2暗号文u=f(y)を生成する。 - 特許庁
The game machine comprises a memory part for storing the programs for the operation of the games and a CPU which operates reading the programs and a lottery processing is carried out to determine whether the state advantageous for the players is generated based on the switch inputs from the game board and the random numbers for the lottery.例文帳に追加
遊技動作用のプログラムを記憶する記憶部と、前記プログラムを読み出して動作するCPUとを含み、遊技盤からのスイッチ入力と、抽選用乱数値とに基づいて遊技者に有利な利益状態を発生させるか否かの抽選処理を行う遊技機である。 - 特許庁
The outputs s(n) of the filter 10 are filtering processed by a fundamental structure component processing filter 30 or given to one of the inputs of an adder 50 in a through- state, added to an output v(n) of the filter 20 and output audio signals Y(n) from which small amplitude random noise is eliminated, are outputted.例文帳に追加
基本構造成分抽出フィルタ10の出力s(n)は、基本構造成分処理フィルタ30でフィルタリングされるか、又はスルー状態で加算器50の一方の入力に与えられ、ここで残差成分処理フィルタ20の出力v(n)と加算されて、小振幅ランダム雑音の除去された出力音声信号Y(n)が出力される。 - 特許庁
A fixed filter processing means 5a where frequency response characteristic is temporally fixed, inputs a noise detected by a noise detection means 3 and generates a control signal having the same amplitude/reverse phase as/to noise propagating characteristic from a noise detection point to a noise eliminating point 6 with respect to the random noise and the periodic noise within a specified frequency range.例文帳に追加
周波数応答特性が時間的に固定の固定的フィルタ処理手段5aは、騒音検知手段3が検出した騒音を入力し、所定周波数範囲内のランダム性騒音および周期性騒音に対し、騒音検知地点から消音点6に至る騒音伝搬特性と同振幅・逆位相の制御信号を生成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|