| 意味 | 例文 |
self- alignmentの部分一致の例文一覧と使い方
該当件数 : 409件
A cell structure is realized by (i) providing a side wall control gate on the laminated film of oxide film, nitride film, oxide film (ONO) on both sides of a ward gate, and (ii) forming a control gate and a bit impurity film by self-alignment so that the control gate and the bit impurity film are shared between adjoining memory cells due to high integration.例文帳に追加
セル構造は、(i)ワードゲートの両サイド上の酸化膜−窒化膜−酸化膜(ONO)の積層膜上にサイドウォール制御ゲートを配設すること、および(ii)自己整合によって制御ゲートおよびビット不純膜を形成し、高集積のために隣接するメモリセル間の制御ゲートおよびビット不純膜を共有することによって実現される。 - 特許庁
A foundation pattern 6 consisting of a cyclic rugged pattern is formed between the groove 5 and the optical waveguide 30 on the one surface side of the substrate 1, and an optical coupling device 40 consisting of a refractive index cyclic structural body for optically coupling the optical fiber 20 and the optical waveguide 30 is formed in a self-alignment manner on the pattern 6.例文帳に追加
支持基板1の上記一表面側において位置決め溝5と光導波路30との間に周期的な凹凸パターンよりなる下地パターン6が形成されており、光ファイバ20と光導波路30とを光結合する屈折率周期構造体よりなる光結合デバイス40が、下地パターン6上に自己整合的に形成されている。 - 特許庁
The connector member 4 of the tool 1 is assembled as follows: a ferrule 43 having self-alignment property is disposed through a spring 42 on a holder 41 provided on the base stand 2; a connection nut 44 is mounted; and slip-out of the ferrule 43 and the connection nut 44 is prevented and a frame 45 with a guide key is screwed with the holder 41.例文帳に追加
治具1のコネクタ部材4は、基台2に設けられたホルダ41にスプリング42を介してセルフアラインメント性を有するフェルール43が配設されるとともに、接続ナット44が装着され、これらのフェルール43および接続ナット44の抜け出しを防止してガイドキー付きフレーム45がホルダ41に螺合されて組み立てられる。 - 特許庁
The method for forming the germanide structure within the germanium region on the semiconductor substrate through the self-alignment method includes a step of depositing a metal layer on the substrate and the germanium region, a step of heating the structure to form a metal and a germanium compound, and a step of selectively removing unreacted metals from germanide and the substrate.例文帳に追加
本発明は、半導体基板上のゲルマニウム領域内で、自己整列方法でゲルマニド構造を形成する方法に関するものであり、基板およびゲルマニウム領域にわたって金属層を付着させるステップ、さらに金属およびゲルマニウムの化合物を形成するために構造を加熱するステップ、およびゲルマニドおよび基板から未反応金属を選択的に除去するステップを含んでいる。 - 特許庁
A lightly doped region Y where both n+-type impurities and p+-type impurities do not exist is made on a gate electrode 14 by providing a predetermined interval between the openings of ion implantation masks, when forming the source/drain diffusion layer 37 in an n MOSFET region and the source/drain region 38 in a p MOSFET region in a self alignment process at the gate electrode.例文帳に追加
ゲート電極に自己整合的にnMOSFET領域のソース/ドレイン拡散層37およびpMOSFET領域のソース/ドレイン拡散層38を形成する際に、それぞれのイオン注入マスクの開口部間に所定の間隔を設けて、ゲート電極14上に、n+型不純物とp+型不純物とがともに存在しない低濃度な領域Yを形成する。 - 特許庁
A chemical mechanical polishing step of a trench element separating film 29 is performed by a slurry having a high polishing selection ratio to an oxide film 23 rather than to a nitride film 25, a self-alignment floating gate is formed by a slurry having a high polishing selection ratio to a polycrystal silicon rather than to the oxide film, so that the flash memory cell is manufactured.例文帳に追加
窒化膜25より酸化膜23に対して高い研磨選択比を有するスラリーでトレンチ素子分離膜29の化学的な機械的な研磨(Chemmical Mechanical Polishing)工程をおこない、酸化膜より多結晶シリコンに対して高い研磨選択比を有するスラリーで自己整列フローティングゲートを形成してフラッシュメモリ素子を製造することを特徴とする。 - 特許庁
To provide a method of forming a pattern of a semiconductor device in which a smaller photomask pattern stage can be achieved by performing an etching stage for photomask patterns using photosensitive film patterns as an etch-stop layer after forming the photosensitive film patterns between the photomask patterns by using a self-alignment system using negative photoresist and then performing a heat treatment stage for expanding the photoresist film patterns.例文帳に追加
本発明は、ネガ型フォトレジスト(Negative Type Photo Resist)を用いた自己整列方式を利用してフォトマスクパターンの間に感光膜パターンを形成し、感光膜パターンを拡大するための熱処理工程を行った後、感光膜パターンをエッチング防止膜として用いてフォトマスクパターンに対してエッチング工程を行うことにより、さらに微細なフォトマスクパターン工程が可能な半導体素子のパターン形成方法を提供するものである。 - 特許庁
Thereafter, an LDD region is formed in a self-alignment manner by injecting an impurity element into a semiconductor layer through the region with the smaller thickness of the gate electrode.例文帳に追加
回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用して膜厚の厚い領域と、該領域より膜厚の薄い領域を片側側部に有する非対称のレジストパターンを形成し、段差を有するゲート電極を形成し、ゲート電極の膜厚の薄い領域を通過させて前記半導体層に不純物元素を注入して、自己整合的にLDD領域を形成する。 - 特許庁
In a picture matrix part, a TFT, provided with an LDD structure, is arranged by performing a non-self-alignment process using an insulator 125.例文帳に追加
耐熱性の高いTa膜またはTaを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温(400〜700℃)での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール126を用いた自己整合プロセス(セルフアライン)によるLDD構造を備えたTFTを配置する一方、画素マトリクス部においては、絶縁物125を用いた非自己整合プロセス(ノンセルフアライン)によるLDD構造を備えたTFTを配置する - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|