1153万例文収録!

「stream clock」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > stream clockに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

stream clockの部分一致の例文一覧と使い方

該当件数 : 157



例文

A plurality of TS time division multiplexer circuits 2140 receive outputs of FIFO circuits 2130.2 and 2130.2, convert a plurality of the transport stream signals into a time division multiplex signal synchronously with an internal processing clock and attach a TS identification signal denoting to which of the transport streams the time division multiplex signal corresponds.例文帳に追加

複数TS時分割多重回路2140は、FIFO2130.1および2130.2の出力を受けて、複数のトランスポートストリーム信号を内部処理クロックに同期した時分割多重信号に変換し、かつ、時分割多重信号がいずれのトランスポートストリームに対応するかを示すTS識別信号を付加する。 - 特許庁

In addition, the stream processing part 23 associates a detected bitstream storage position of the intra-frame encoded image in the storing part 24 with a PCR (program clock reference) included in bitstreams that are received when the bitstreams of the intra-fram encoded image are detected to be position and time information and uses the position and time information to generate index information.例文帳に追加

また、ストリーム処理部23は、記憶部24における検出したフレーム内符号化画像のビットストリーム記憶位置と、このフレーム内符号化画像のビットストリームを検出したとき受信したビットストリームに含まれていたPCRとを関係付けて位置時間情報とし、この位置時間情報を用いてインデックス情報を生成する。 - 特許庁

In the restart of data transmission, the calling signal identifier of a CO modem is reset to re-command the retransmission of the pilot tone and the synchronization of the clock frequency, a data transmission mode is re- established by using a characteristic parameter retained before, and a group of specific codes in a data stream from the CO modem are searched and detected to synchronize the CO modem and the RT modem.例文帳に追加

データ伝送を再開する場合、COモデムの呼出し信号識別子をリセットしてパイロット・トーンの再送とクロック周波数の同期化を再指令し、前に保存した特性パラメータを利用してデータ伝送モードを再確定し、COモデムからのデータストリーム内の特定符号群を探索・検出して、そのCOモデムとRTモデムを同期させる。 - 特許庁

The confidential information transmission device is provided with a PCR(program clock reference) generator 3 which generates a periodic PCR, a variable delay device 11 which modulates the period of the PCR in accordance with information to be concealed, and a transmission device which uses one stream to multiplex PCR packets into image data and transmits the PCR with the modulated period.例文帳に追加

秘匿情報伝送装置は、周期性を持つPCR(プログラムクロックリファレンス)を作成するPCR作成装置3と、秘匿されるべき情報に従って、PCRの周期を変調する可変遅延装置11と、一つのストリームを使用しながらPCRパケットを画像データに多重して、変調された周期でPCRを送信する送信装置とを備える。 - 特許庁

例文

A filter control circuit 26 is a circuit for automatically setting the filter constant of the LPF 20a, sets the filter constant for accelerating the response speed of the LPF 17a in the case that the input data stream DF and the fed-back clock signals are not synchronized and sets the filter constant for lowering the response speed of the LPF 20a in the case that they are synchronized.例文帳に追加

フィルタコントロール回路26は、LPF20aのフィルタ定数を自動設定する回路であり、入力データ列DFとフィードバックされたクロック信号の同期がとれていない場合にLPF17aの応答速度が早くなるフィルタ定数を設定し、同期がとれている場合にLPF20aの応答速度が遅くなるフィルタ定数を設定する。 - 特許庁


例文

The method includes steps of: receiving each merged image; changing a clock domain from an original input signal to an internal domain; placing at least two adjacent pixels into an input buffer by merged image; interpolating an intermediate pixel, for forming a reconstructed left frame and a reconstructed right frame; and reconstructing a stereoscopic image stream from the left and the right image frames.例文帳に追加

方法は、各併合画像を受け取るステップと、元の入力信号からのクロックドメインを内部ドメインに変化させるステップと、各併合画像毎に、少なくとも二つの隣接画素を入力バッファに入れるステップと、復元左フレームおよび復元右フレームを形成するために中間画素を補間するステップと、左および右画像フレームから立体画像ストリームを復元するステップとを含む。 - 特許庁

例文

The three digital delay devices among the digital delay devices receive three convolutional bits in a stream according to a parallel system for each clock period, the digital delay devices receive provides at least six bits relating to a present bit, each of the digital gates receives a prescribed number of digital bits from the delay devices and outputs a bit symbol indicating bits in the parallel system.例文帳に追加

複数のディジタル遅延デバイスの3つのディジタル遅延デバイスは、各クロック期間においてパラレル方式でストリームにおける3つの畳込みビットを受取り、複数のディジタル遅延デバイスは現ビットに関係する少なくとも6つのビットを与え、複数のディジタル・ゲートの各々は一定の数のディジタル・ビットを前記遅延デバイスから受取り、パラレル方式においてビットを表示するビット・シンボルを出力する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS