| 意味 | 例文 |
test vectorの部分一致の例文一覧と使い方
該当件数 : 110件
In a specific embodiment, this method includes a process of mucosal administration of a replicate defective gene transmission vehicle (or a vector) containing a polynucleotide coding at least an antigen (or its modified embodiment) to the target cell of the body under test, and here the antigen can stimulate immunity response in the body under test.例文帳に追加
特定の実施形態において、この方法は、被験体の標的細胞に、少なくとも１つの抗原（またはその改変形態）をコードするポリヌクレオチドを含む複製欠損遺伝子送達ビヒクル（またはベクター）を、粘膜投与する工程を包含し、ここで、この抗原（またはその改変形態）は、その被験体中で免疫応答を刺激し得る。 - 特許庁
When a specified address outputted from a CPU 4 is correspondent to the interruption vector, the interruption vectors J_1 to J_n are fetched from the internal ROM 11 in the single chip mode and the interruption vectors L_1 to L_n are fetched in a test mode respectively.例文帳に追加
ＣＰＵ４から出力された指定アドレスが割り込みベクトルに対するものであった場合、シングルチップモードでは内部ＲＯＭ１１から割り込みベクトルＪ_1〜Ｊ_nが、テストモードでは内部ＲＡＭ１０から割り込みベクトルＬ_1〜Ｌ_nが、それぞれフェッチされる。 - 特許庁
In this object detecting device for detecting a specific object from an input image, a test image group 236 including an object to be detected in an image is corrected according to the detection illuminance of an illuminance detecting part 22 by a test vector correcting part 233, and set in an object detecting part 21 under the control of a detection rate adjusting part 23.例文帳に追加
入力画像の中から特定の物体を検出する物体検出装置において、検出率調整部２３による制御の下に、検出対象の物体を画像中に含むテスト画像群２３６を用い、当該テスト画像群２３６をテストベクター補正部２３３で照度検出部２２の検出照度に応じて補正して物体検出部２１に設定する。 - 特許庁
The memory tester provided with an ALPG 2 which generates a test pattern for digital signals based on vector data VD is enabled to verify the function of a DUT 100a having an A/D-converting function by adding a D/A converter 4 to the inside or outside of the tester.例文帳に追加
デジタル信号のテストパターンをベクタデータＶＤに基づいて発生させるＡＬＰＧ２を備えるメモリテスタの構成に、テスタ内蔵の、または、テスタ外部に設けられたＤＡ変換器４を追加して、ＡＤ変換機能を有するＤＵＴ１００ａの機能の検証を行えるようにする。 - 特許庁
We employed five indices in our analysis: the entry rate; the exit rate; the Tokyo Stock Price Index (TOPIX); the lending rate 21); and the index of wages. We statistically tested causal connections (Granger causality test) between indices by applying the vector auto regression (VAR) model to long-term chronological data for each index.例文帳に追加
分析対象として、「開業率」、「廃業率」、「東証株価指数」、「貸出金利」、「賃金指数」という5種類の指標を採用し、各々の長期時系列データを用いてVARモデルを適用することで、各指標間の因果関係を統計的に検証した（Grangerの因果性テスト）。 - 経済産業省
On the basis of only envelope-detected samples of a signal at two test points and perturbation of a stop operation point by the properly selected voltage patterns of other constitution elements, such as an amplifier and/or a vector modulator, these operations are all performed at a base-band frequency, which enables a simple digital circuit to perform adaptive control over this device.例文帳に追加
２つのテスト・ポイントにおける信号の包絡線検出されたサンプルと、増幅器および／またはベクトル変調器など他の構成要素の適切に選択された電圧パターンによる休止動作点の摂動のみ基づいていて、これら全ての動作は、簡単なデジタル回路でこの装置の適合制御を実施可能にするベースバンド周波数で行われる。 - 特許庁
The core part receives the output data for each port of the multiplexer part and processes and generates a core internal data for each port, and outputs them with the scan system or subjects them to selective processing the core internal data for each port or a test vector, inputted serially from the outside for each port, and causes the core output data for each port to be generated.例文帳に追加
コア部は前記マルチプレクサ部のポート別の出力データを受けて処理し、ポート別のコア内部データを生成し、ポート別のコア内部データをスキャン方式で外部に出力するか、ポート別のコア内部データまたは外部からシリアルに入力されたポート別のテストベクトルを選択的に処理し、前記ポート別のコア出力データを発生させる。 - 特許庁
A logic simulation part 4 verifies the setup and hold time of a terminal by controlling the input to the virtual input terminal of the input buffer with virtual input terminal while using the input buffer with virtual input terminal in place of the ordinary input buffer by simulating the operation of a real circuit based on the contents in a logic connection information storage part 1, test vector storage part 2 and FB library 3.例文帳に追加
論理シミュレーション部４は論理接続情報記憶部１とテストベクトル記憶部２とＦＢライブラリ３との内容を基に実際の回路の動作を模倣し、通常の入力バッファの代わりに仮想入力端子付き入力バッファを用い、仮想入力端子付き入力バッファの仮想入力端子への入力を制御して端子のセットアップ及びホールドタイムを検証する。 - 特許庁
In the semiconductor operating speed guaranteeing circuit 10 provided in an LSI 13, an operating speed guaranteeing mode selector 11 sets a measuring mode and an operating speed guaranteeing state input circuit 12 generates input data to an input selector 13 to set operations of registers 5, 6 including a combinational circuit 4 in the LSI 3 to a most critical state by using a speed measuring special purpose test vector 1 and an LSI tester 2.例文帳に追加
ＬＳＩ３に設けられた半導体動作速度保証回路１０においては、速度測定専用テストベクタ１とＬＳＩテスタ２を用いることにより、ＬＳＩ３内の組み合わせ回路４を含むレジスタ５、６間の動作をもっともクリティカルな状態に設定するために、入力セレクタ１３に対し、動作速度保証モード選択回路１１が測定モードを設定し、動作速度保証状態入力回路１２が入力データを生成する。 - 特許庁
This device, which performs simulation by using description information by the HDL and the like representing a predetermined circuit, constructs description information 31 by integrating information 311 showing the verification objective circuit and information 312 showing a test vector circuit, which is connected to the verification objective circuit shown by the information 311 to input/output verification information automatically generated in its own circuit from/to the verification objective circuit, together.例文帳に追加
所定の回路を表すＨＤＬ等による記述情報を用いてシミュレーションを行う装置であって、検証対象の回路を表す情報３１１と、この情報３１１によって表される検証対象の回路に対して接続され、検証対象回路との間で、自回路内で自動的に生成した検証用情報の入力又は出力を行うテストベクタ回路を表す情報３１２とを一体として記述情報３１を構成する。 - 特許庁
| 意味 | 例文 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
