「tr7」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Also, a second buffer circuit 40 is composed of fourth, fifth and seventh transistors Tr4, Tr5, Tr7 and a second capacitor C2.例文帳に追加

又、第４、第５及び第７のトランジスタＴｒ４，Ｔｒ５，Ｔｒ７と第２コンデンサＣ２とで第２のバッファ回路部４０を構成した。 - 特許庁

A drain electrode of Tr7 is also used as a drain electrode 19b of Tr5 and is connected to a line L1.例文帳に追加

Ｔｒ７のドレイン電極は、Ｔｒ５のドレイン電極１９ｂと共有され、ラインＬ１に接続されている。 - 特許庁

Current values of the PMOS transistors Tr13 and Tr14 for source follower use are controlled with a constant current source load transistor Tr7, and their turning ON/OFF is controlled with the constant current source load transistor Tr7 and NMOS transistors Tr5 and Tr6 for switching use.例文帳に追加

ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の電流値は定電流負荷トランジスタＴｒ７で制御し、オンオフは定電流負荷トランジスタＴｒ７とスイッチング用ＮＭＯＳトランジスタＴｒ５、Ｔｒ６で制御する。 - 特許庁

Meanwhile, a drain electrode of Tr8 is also used as the source electrode 19a of the Tr7 and is connected to the gate electrode of the Tr5.例文帳に追加

一方、Ｔｒ８のドレイン電極は、Ｔｒ７のソース電極１９ａと共有され、Ｔｒ５のゲート電極と接続されている。 - 特許庁

Moreover, this high voltage dummy circuit is provided with a series circuit constituted of plural transistors (TR2-TR7) and a resistance (R) to be operated when the backward voltage is applied.例文帳に追加

逆方向の電圧が印加されたときに動作する複数個のトランジスタ（ＴＲ２〜ＴＲ７）と抵抗（Ｒ）から成る直列回路を備えている。 - 特許庁

Transistors Tr5 and Tr6 which are used for precharging are connected to the output of the inverters and a transistor Tr7 is arranged between the elements MTJ0 and MTJ1 and the ground.例文帳に追加

各インバータの出力にはプリチャージ用のトランジスタＴｒ５，Ｔｒ６を接続し、ＭＴＪ０，ＭＴＪ１と接地との間にトランジスタＴｒ７を配置する。 - 特許庁

Further, the semiconductor integrated circuit includes a fourth transistor (Tr7) disposed adjacent to the third transistor along the Y axis and also disposed adjacent to the first transistor along the X axis.例文帳に追加

さらに、Ｙ軸に沿って上記第３トランジスタに隣接配置されるとともに、Ｘ軸に沿って上記第１トランジスタに隣接配置された第４トランジスタ（Ｔｒ７）とを含む。 - 特許庁

Further, the sixth transistor Tr6 drain of the first buffer circuit 30 is connected to the seventh transistor Tr7 drain of the second buffer circuit 40 through an analog output terminal Po.例文帳に追加

更に、第１のバッファ回路部３０の第６のトランジスタＴｒ６のドレインと、第２のバッファ回路部４０の第７のトランジスタＴｒ７ドレインとをアナログ出力端子Ｐｏを介して接続した。 - 特許庁

In the forward pulse shift, a through current is prevented from flowing between a fifth transistor tr5 and a seventh transistor tr7 by turning off a 16th transistor tr16.例文帳に追加

順方向パルスシフト時には、第１６トランジスタｔｒ１６をオフすることによって、第５トランジスタｔｒ５と第７トランジスタｔｒ７間に貫通電流が流れることを防止する。 - 特許庁

Transistors Tr2, Tr3 and Tr4,..., Tr7 are turned on/off by the pulse signals C and D and a high voltage pulse for a high frequency treatment is impressed on an electrode which is connected to a jack 2.例文帳に追加

このパルス信号Ｃ、Ｄによって、トランジスタＴｒ_2 、Ｔｒ_3 及びトランジスタＴｒ_4 、……、Ｔｒ_7 がオン／オフされ、ジャック２に接続される電極に高い周波数治療用の高圧パルスが印加する。 - 特許庁

A change-over switch S1 is arranged between a connection point N1 of first and second smoothing capacitors C1 and C2 and a connection point N2 between seventh and eighth switching elements TR7 and TR8 in an auxiliary switching circuit 14.例文帳に追加

第１，第２の平滑コンデンサＣ１，Ｃ２間の接続点Ｎ１と補助スイッチング回路１４の第７，第８のスイッチング素子ＴＲ７，ＴＲ８間の接続点Ｎ２との間に切替スイッチＳ１を備えた。 - 特許庁

A first-stage differential circuit includes R5 and TR7 connected in series, R6 and TR8 connected in series, and a constant current source Ir9 connected to a common emitter node thereof between a power supply and a ground.例文帳に追加

第１段の差動回路は、電源とアースの間に存する、直列接続されたＲ５およびＴＲ７と、直列接続されたＲ６およびＴＲ８と、その共通エミッタ接続点に接続された定電流源Ｉｒ９で構成される。 - 特許庁

When a transistor Tr7 is turned off, the input terminal of the inverter is made a little lower than the threshold voltage and at such a time, when a signal greater than the difference between that level and this threshold voltage is inputted from the receiving amplifier to the input terminal, a received signal is outputted.例文帳に追加

トランジスタＴｒ_7がオフ状態のとき、上記インバータの入力端子は上記電源部によってスレッショルド電圧の僅かに低いレベルになっており、このときにそのレベルと該スレッショルド電圧との差分よりも大きい信号が上記受信アンプから該入力端子に入力されると受信信号が出力される。 - 特許庁

In the liquid crystal display device (a display device) 100, a value of the size ratio (W/L) which is calculated by dividing channel width W of the transistor Tr7 by a channel width L is 15% or more, and 30% or less than that of the size ratio (W/L) which is calculated by dividing the channel width W of the transistor Tr1 by the channel width L.例文帳に追加

この発明の液晶表示装置（表示装置）１００では、トランジスタＴｒ７のチャネル幅Ｗをチャネル幅Ｌで除したサイズ比（Ｗ／Ｌ）の大きさは、トランジスタＴｒ１のチャネル幅Ｗをチャネル幅Ｌで除したサイズ比（Ｗ／Ｌ）の大きさの１５％以上３０％以下の大きさである。 - 特許庁

The conductive signal generation circuit SG generates a second conductive signal S' for setting a transistor Tr7 of the regenerative resistance circuit RR to be in a conductive state for a period when the maximum phase AC current of a three-phase AC current is not less than a predetermined reference current which is not less than an allowable current value of the transistors Tr1 to Tr6.例文帳に追加

また導通信号発生回路ＳＧは、三相交流電流のうち最大となる相の交流電流が、トランジスタＴｒ１〜Ｔｒ６の許容電流値以上の予め定めた基準電流以上になっている期間、回生抵抗回路ＲＲのトランジスタＴｒ７を導通状態にする第２導通信号Ｓ′を発生する。 - 特許庁

A set signal is applied to the gate electrodes of teh transistors Tr1 and Tr2, a reset signal is applied to the gate electrodes of the transistors Tr3 and Tr4. a scanning direction switching signal XUD is applied to the gate electrodes of the transistors Tr5 and Tr6, and a scanning direction switching signal UD is applied to the gate electrodes of the transistors Tr7 and Tr8.例文帳に追加

ここで、Ｔｒ１及びＴｒ２のゲート電極にはセット信号Ｓが印加され、Ｔｒ３及びＴｒ４のゲート電極にはリセット信号Ｒが印加され、Ｔｒ５及びＴｒ６のゲート電極にはスキャン方向切替信号ＸＵＤが印加され、Ｔｒ７及びＴｒ８のゲート電極にはスキャン方向切替信号ＵＤが印加される。 - 特許庁

The pixel circuit 2 includes transistors Tr6 and Tr7 and a couple of pixel capacitors Cs1 and Cs2, and the 1st capacitor wherein a signal voltage Vcs2 is sampled and the 2nd capacitor Cs1 where a reference voltage Vcs1 is sampled are connected to each other to obtain a difference Vcs2', which is held as a control voltage in the 2nd capacitor Cs2.例文帳に追加

画素回路２は、トランジスタＴｒ６，Ｔｒ７と一対の画素容量Ｃｓ１，Ｃｓ２を含んでおり、信号電圧Ｖｃｓ２をサンプリングした第１の容量Ｃｓ２と基準電圧Ｖｃｓ１をサンプリングした第２の容量Ｃｓ１とを相互に接続して差分Ｖｃｓ２´を求め、且つ求めた差分Ｖｃｓ２´を制御電圧として第２の容量Ｃｓ２に保持する。 - 特許庁